Układ NVIDIA Feynman: Proces A16, pakowanie CoPoS i masowa produkcja w 2028 roku
Platforma układów AI NVIDIA Feynman ma trafić do masowej produkcji w drugiej połowie 2028 roku, wykorzystując proces TSMC A16 (1,6 nm) z tranzystorami GAA, pakowanie 3D SoIC oraz innowacyjne pakowanie panelowe CoPoS. Feynman ma zapewnić 10 krotnie niższy koszt na token i 5 krotnie szybsze wnioskowanie w porównaniu d...
Opublikowane przezEdytowane za pomocą DeepSeek-V4-FlashObrazy wygenerowane za pomocą GPT Image 1.5
Platforma układów AI NVIDIA Feynman ma trafić do masowej produkcji w drugiej połowie 2028 roku, wykorzystując proces TSMC A16 (1,6 nm) z tranzystorami GAA, pakowanie 3D SoIC oraz innowacyjne pakowanie panelowe CoPoS.
Feynman ma zapewnić 10 krotnie niższy koszt na token i 5 krotnie szybsze wnioskowanie w porównaniu do poprzednich generacji układów NVIDIA.
TSMC gwałtownie rozbudowuje moce pakowania (SoIC do 65 000 wafli miesięcznie w 2028, CoWoS do 220 000–225 000 wafli miesięcznie w 2028) i przyspiesza budowę zakładów AP7 w Chiayi i AP8 w Tainan.
Przełączniki NVIDIA Spectrum X Ethernet Photonics z fotoniką scaloną (CPO) weszły już do masowej produkcji, stanowiąc realny test dla technologii, którą Feynman wykorzysta na szeroką skalę.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Platforma nowej generacji układów AI NVIDII, nosząca kryptonim Feynman, stanowi ogromny skok architektoniczny. Łączy w sobie najnowocześniejszy proces produkcyjny TSMC, nowatorskie pakowanie panelowe i natywne połączenia optyczne. Oto wszystko, co wiadomo na temat tej platformy, wspierającego ją ekosystemu produkcyjnego i jej wpływu na szerszy łańcuch dostaw AI.
Architektura Feynman i cele wydajnościowe
NVIDIA planuje masową produkcję Feynmana w drugiej połowie 2028 roku, a firma podobno przyspiesza swój łańcuch dostaw, aby dotrzymać tego terminu . Podczas konferencji GTC 2026 NVIDIA po raz pierwszy szczegółowo omówiła architekturę .
Układ zbudowany będzie w procesie A16 TSMC (węzeł klasy 1,6 nm), który charakteryzuje się tranzystorami otaczającymi bramkę (GAA) i zasilaniem od strony tylnej (backside power delivery). TSMC planuje masową produkcję A16 w drugiej połowie 2026 roku, a NVIDIA ma być pierwszym klientem .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Układ NVIDIA Feynman: Proces A16, pakowanie CoPoS i masowa produkcja w 2028 roku"?
Platforma układów AI NVIDIA Feynman ma trafić do masowej produkcji w drugiej połowie 2028 roku, wykorzystując proces TSMC A16 (1,6 nm) z tranzystorami GAA, pakowanie 3D SoIC oraz innowacyjne pakowanie panelowe CoPoS.
What are the key points to validate first?
Platforma układów AI NVIDIA Feynman ma trafić do masowej produkcji w drugiej połowie 2028 roku, wykorzystując proces TSMC A16 (1,6 nm) z tranzystorami GAA, pakowanie 3D SoIC oraz innowacyjne pakowanie panelowe CoPoS. Feynman ma zapewnić 10 krotnie niższy koszt na token i 5 krotnie szybsze wnioskowanie w porównaniu do poprzednich generacji układów NVIDIA.
What should I do next in practice?
TSMC gwałtownie rozbudowuje moce pakowania (SoIC do 65 000 wafli miesięcznie w 2028, CoWoS do 220 000–225 000 wafli miesięcznie w 2028) i przyspiesza budowę zakładów AP7 w Chiayi i AP8 w Tainan.
Układ NVIDIA Feynman: Proces A16, pakowanie CoPoS i masowa produkcja w 2028 roku
Platforma układów AI NVIDIA Feynman ma trafić do masowej produkcji w drugiej połowie 2028 roku, wykorzystując proces TSMC A16 (1,6 nm) z tranzystorami GAA, pakowanie 3D SoIC oraz innowacyjne pakowanie panelowe CoPoS. Feynman ma zapewnić 10 krotnie niższy koszt na token i 5 krotnie szybsze wnioskowanie w porównaniu d...
Opublikowane przezEdytowane za pomocą DeepSeek-V4-FlashObrazy wygenerowane za pomocą GPT Image 1.5
Platforma układów AI NVIDIA Feynman ma trafić do masowej produkcji w drugiej połowie 2028 roku, wykorzystując proces TSMC A16 (1,6 nm) z tranzystorami GAA, pakowanie 3D SoIC oraz innowacyjne pakowanie panelowe CoPoS.
Feynman ma zapewnić 10 krotnie niższy koszt na token i 5 krotnie szybsze wnioskowanie w porównaniu do poprzednich generacji układów NVIDIA.
TSMC gwałtownie rozbudowuje moce pakowania (SoIC do 65 000 wafli miesięcznie w 2028, CoWoS do 220 000–225 000 wafli miesięcznie w 2028) i przyspiesza budowę zakładów AP7 w Chiayi i AP8 w Tainan.
Przełączniki NVIDIA Spectrum X Ethernet Photonics z fotoniką scaloną (CPO) weszły już do masowej produkcji, stanowiąc realny test dla technologii, którą Feynman wykorzysta na szeroką skalę.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Platforma nowej generacji układów AI NVIDII, nosząca kryptonim Feynman, stanowi ogromny skok architektoniczny. Łączy w sobie najnowocześniejszy proces produkcyjny TSMC, nowatorskie pakowanie panelowe i natywne połączenia optyczne. Oto wszystko, co wiadomo na temat tej platformy, wspierającego ją ekosystemu produkcyjnego i jej wpływu na szerszy łańcuch dostaw AI.
Architektura Feynman i cele wydajnościowe
NVIDIA planuje masową produkcję Feynmana w drugiej połowie 2028 roku, a firma podobno przyspiesza swój łańcuch dostaw, aby dotrzymać tego terminu . Podczas konferencji GTC 2026 NVIDIA po raz pierwszy szczegółowo omówiła architekturę .
Układ zbudowany będzie w procesie A16 TSMC (węzeł klasy 1,6 nm), który charakteryzuje się tranzystorami otaczającymi bramkę (GAA) i zasilaniem od strony tylnej (backside power delivery). TSMC planuje masową produkcję A16 w drugiej połowie 2026 roku, a NVIDIA ma być pierwszym klientem .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Układ NVIDIA Feynman: Proces A16, pakowanie CoPoS i masowa produkcja w 2028 roku"?
Platforma układów AI NVIDIA Feynman ma trafić do masowej produkcji w drugiej połowie 2028 roku, wykorzystując proces TSMC A16 (1,6 nm) z tranzystorami GAA, pakowanie 3D SoIC oraz innowacyjne pakowanie panelowe CoPoS.
What are the key points to validate first?
Platforma układów AI NVIDIA Feynman ma trafić do masowej produkcji w drugiej połowie 2028 roku, wykorzystując proces TSMC A16 (1,6 nm) z tranzystorami GAA, pakowanie 3D SoIC oraz innowacyjne pakowanie panelowe CoPoS. Feynman ma zapewnić 10 krotnie niższy koszt na token i 5 krotnie szybsze wnioskowanie w porównaniu do poprzednich generacji układów NVIDIA.
What should I do next in practice?
TSMC gwałtownie rozbudowuje moce pakowania (SoIC do 65 000 wafli miesięcznie w 2028, CoWoS do 220 000–225 000 wafli miesięcznie w 2028) i przyspiesza budowę zakładów AP7 w Chiayi i AP8 w Tainan.
Jeśli chodzi o wydajność, Feynman ma zapewnić 10× niższy koszt na token i 5× szybsze wnioskowanie w porównaniu z architekturami poprzedniej generacji .
Zaawansowane pakowanie: SoIC, CoPoS i CPO
Feynman połączy jednocześnie trzy zaawansowane technologie pakowania:
SoIC (System-on-Integrated-Chips) — technologia łączenia hybrydowego (hybrid bonding) TSMC, służąca do trójwymiarowego układania krzemowych chipletów i pamięci. Jest to kluczowy element konstrukcji Feynmana o wysokiej przepustowości .
CoPoS (Chip-on-Panel-on-Substrate) — pakowanie nowej generacji TSMC, w którym okrągłe waflle krzemowe zastępowane są dużymi prostokątnymi panelami. Technologia ta jest przeznaczona dla bardzo dużych układów, przekraczających 9,5× rozmiar retikulu. Analityk Ming-Chi Kuo podaje, że CoPoS ma wejść do masowej produkcji w drugiej połowie 2028 roku, a Feynman ma być pierwszym klientem .
Scalona fotonika (CPO – co-packaged optics) — układy GPU Feynman są projektowane tak, aby integrować krzemową fotonikę bezpośrednio na pakiecie GPU, co pozwala przejść ze skalowania za pomocą miedzianych backplane'ów na natywne połączenia optyczne .
Zwiększanie mocy produkcyjnych TSMC: SoIC, CoWoS i nowe zakłady
Aby sprostać wymaganiom Feynmana i innych klientów, TSMC agresywnie rozbudowuje moce zaawansowanego pakowania:
Moce SoIC: Prognozy branżowe wskazują, że produkcja SoIC może osiągnąć około 65 000 wafli miesięcznie (wfpm) do 2028 roku, aby zaspokoić popyt na akceleratory AI . Inne szacunki mówią o 14 000 wfpm do końca 2026 i 28 000 wfpm do końca 2027 .
Moce CoWoS: TSMC podnosi cele dla CoWoS do poziomu 115 000–140 000 wfpm do końca 2026 i około 170 000–190 000 wfpm do 2027. Analitycy JPMorgan prognozują, że CoWoS osiągnie 220 000–225 000 wfpm do końca 2028 . Moce CoWoS TSMC rosną w tempie 80% CAGR w latach 2022–2027 .
Nowe zakłady: Zaawansowane zakłady pakowania TSMC AP7 w Chiayi i AP8 w Tainan są podobno realizowane zgodnie z harmonogramem, a budowa przyspiesza . Dwie fabryki z pierwszej fazy jednego z tych parków weszły już do masowej produkcji w czerwcu 2026 . AP7 jest opisywany jako największy kampus zaawansowanego pakowania TSMC, z wieloma fazami planowanymi do obsługi SoIC i CoPoS . AP8 koncentruje się na CoWoS i docelowo ma osiągnąć miesięczną wydajność przekraczającą 40 000 wafli .
Przełączniki NVIDIA Spectrum-X Ethernet Photonics CPO: już w produkcji
Podczas gdy Feynman jest jeszcze dwa lata od premiery, technologia scalonej fotoniki NVIDII weszła już do masowej produkcji w postaci przełączników Spectrum-X Ethernet Photonics:
Maj 2026: NVIDIA ogłosiła platformę Vera Rubin, wprowadzając Spectrum-X Ethernet Photonics jako produkt "obecnie w produkcji" .
Czerwiec 2026: NVIDIA potwierdziła pełną masową produkcję przełączników zbudowanych na krzemie przełączającym Spectrum-6 ze scaloną fotoniką .
Lipiec 2026: TrendForce poinformował, że NVIDIA rozpoczęła wysyłki wolumenowe przełączników Spectrum-X CPO do wybranych partnerów .
14 sierpnia 2026: NVIDIA oficjalnie ogłosiła, że Spectrum-X Ethernet Photonics weszły w pełną masową produkcję, nazywając je „pierwszym na świecie systemem przełączników CPO Ethernet 200G/lane w produkcji”, zbudowanym przy współpracy z Hon Hai, Lumentum, SPIL, TFC i TSMC .
Deklaracje wydajnościowe przełączników obejmują 4× mniej laserów, 5× niższe zużycie energii, 10× lepszy średni czas między awariami i do 70% oszczędności energii w porównaniu z konwencjonalnymi optycznymi modułami pluggable .
Szersze implikacje dla łańcucha dostaw AI
Mapa drogowa NVIDII w coraz większym stopniu determinuje cykl wydatków kapitałowych TSMC w kilku wymiarach:
Synchronizacja węzłów procesowych: NVIDIA jest głównym klientem dla najnowocześniejszych węzłów TSMC – Blackwell na 4 nm, Rubin na 3 nm, Feynman na A16 (1,6 nm) – co oznacza, że każda nowa generacja NVIDII przyspiesza wdrażanie kolejnego węzła TSMC .
Pakowanie jako wąskie gardło: Ponieważ Feynman wymaga jednoczesnego zastosowania SoIC, CoPoS i CPO, planowanie mocy produkcyjnych zaawansowanego pakowania przez TSMC jest coraz bardziej napędzane przez cykl produktowy NVIDII, a nie ogólny popyt odlewniczy .
Punkt zwrotny dla CPO: Rozpoczęcie produkcji Spectrum-X CPO w latach 2026–2027 służy jako rzeczywisty test produkcyjny dla platformy fotoniki krzemowej COUPE TSMC – dokładnie tej technologii, na której Feynman będzie polegał na dużą skalę .
Przyspieszenie budowy zakładów: TSMC przyspiesza budowę AP7 (Chiayi) i AP8 (Tainan) specjalnie po to, aby dotrzymać harmonogramu Feynmana na 2028 rok .
Zacieśnienie cyklu inwestycyjnego: Wieloletnia ekspansja mocy N2/A16 przez TSMC, mająca na celu osiągnięcie ~90 000 WSPM do końca 2026 roku z 70% wzrostem rok do roku, jest coraz bardziej zsynchronizowana z dwuletnim cyklem architektury GPU NVIDII .
Kluczowa niewiadoma: Niektóre raporty wspominają, że Feynman może również wykorzystywać zaawansowane pakowanie lub szklane podłoża Intela, co skomplikowałoby wyłączną relację TSMC-NVIDIA. Informacje te nie zostały jednak potwierdzone przez źródła pierwotne .
Jeśli chodzi o wydajność, Feynman ma zapewnić 10× niższy koszt na token i 5× szybsze wnioskowanie w porównaniu z architekturami poprzedniej generacji .
Zaawansowane pakowanie: SoIC, CoPoS i CPO
Feynman połączy jednocześnie trzy zaawansowane technologie pakowania:
SoIC (System-on-Integrated-Chips) — technologia łączenia hybrydowego (hybrid bonding) TSMC, służąca do trójwymiarowego układania krzemowych chipletów i pamięci. Jest to kluczowy element konstrukcji Feynmana o wysokiej przepustowości .
CoPoS (Chip-on-Panel-on-Substrate) — pakowanie nowej generacji TSMC, w którym okrągłe waflle krzemowe zastępowane są dużymi prostokątnymi panelami. Technologia ta jest przeznaczona dla bardzo dużych układów, przekraczających 9,5× rozmiar retikulu. Analityk Ming-Chi Kuo podaje, że CoPoS ma wejść do masowej produkcji w drugiej połowie 2028 roku, a Feynman ma być pierwszym klientem .
Scalona fotonika (CPO – co-packaged optics) — układy GPU Feynman są projektowane tak, aby integrować krzemową fotonikę bezpośrednio na pakiecie GPU, co pozwala przejść ze skalowania za pomocą miedzianych backplane'ów na natywne połączenia optyczne .
Zwiększanie mocy produkcyjnych TSMC: SoIC, CoWoS i nowe zakłady
Aby sprostać wymaganiom Feynmana i innych klientów, TSMC agresywnie rozbudowuje moce zaawansowanego pakowania:
Moce SoIC: Prognozy branżowe wskazują, że produkcja SoIC może osiągnąć około 65 000 wafli miesięcznie (wfpm) do 2028 roku, aby zaspokoić popyt na akceleratory AI . Inne szacunki mówią o 14 000 wfpm do końca 2026 i 28 000 wfpm do końca 2027 .
Moce CoWoS: TSMC podnosi cele dla CoWoS do poziomu 115 000–140 000 wfpm do końca 2026 i około 170 000–190 000 wfpm do 2027. Analitycy JPMorgan prognozują, że CoWoS osiągnie 220 000–225 000 wfpm do końca 2028 . Moce CoWoS TSMC rosną w tempie 80% CAGR w latach 2022–2027 .
Nowe zakłady: Zaawansowane zakłady pakowania TSMC AP7 w Chiayi i AP8 w Tainan są podobno realizowane zgodnie z harmonogramem, a budowa przyspiesza . Dwie fabryki z pierwszej fazy jednego z tych parków weszły już do masowej produkcji w czerwcu 2026 . AP7 jest opisywany jako największy kampus zaawansowanego pakowania TSMC, z wieloma fazami planowanymi do obsługi SoIC i CoPoS . AP8 koncentruje się na CoWoS i docelowo ma osiągnąć miesięczną wydajność przekraczającą 40 000 wafli .
Przełączniki NVIDIA Spectrum-X Ethernet Photonics CPO: już w produkcji
Podczas gdy Feynman jest jeszcze dwa lata od premiery, technologia scalonej fotoniki NVIDII weszła już do masowej produkcji w postaci przełączników Spectrum-X Ethernet Photonics:
Maj 2026: NVIDIA ogłosiła platformę Vera Rubin, wprowadzając Spectrum-X Ethernet Photonics jako produkt "obecnie w produkcji" .
Czerwiec 2026: NVIDIA potwierdziła pełną masową produkcję przełączników zbudowanych na krzemie przełączającym Spectrum-6 ze scaloną fotoniką .
Lipiec 2026: TrendForce poinformował, że NVIDIA rozpoczęła wysyłki wolumenowe przełączników Spectrum-X CPO do wybranych partnerów .
14 sierpnia 2026: NVIDIA oficjalnie ogłosiła, że Spectrum-X Ethernet Photonics weszły w pełną masową produkcję, nazywając je „pierwszym na świecie systemem przełączników CPO Ethernet 200G/lane w produkcji”, zbudowanym przy współpracy z Hon Hai, Lumentum, SPIL, TFC i TSMC .
Deklaracje wydajnościowe przełączników obejmują 4× mniej laserów, 5× niższe zużycie energii, 10× lepszy średni czas między awariami i do 70% oszczędności energii w porównaniu z konwencjonalnymi optycznymi modułami pluggable .
Szersze implikacje dla łańcucha dostaw AI
Mapa drogowa NVIDII w coraz większym stopniu determinuje cykl wydatków kapitałowych TSMC w kilku wymiarach:
Synchronizacja węzłów procesowych: NVIDIA jest głównym klientem dla najnowocześniejszych węzłów TSMC – Blackwell na 4 nm, Rubin na 3 nm, Feynman na A16 (1,6 nm) – co oznacza, że każda nowa generacja NVIDII przyspiesza wdrażanie kolejnego węzła TSMC .
Pakowanie jako wąskie gardło: Ponieważ Feynman wymaga jednoczesnego zastosowania SoIC, CoPoS i CPO, planowanie mocy produkcyjnych zaawansowanego pakowania przez TSMC jest coraz bardziej napędzane przez cykl produktowy NVIDII, a nie ogólny popyt odlewniczy .
Punkt zwrotny dla CPO: Rozpoczęcie produkcji Spectrum-X CPO w latach 2026–2027 służy jako rzeczywisty test produkcyjny dla platformy fotoniki krzemowej COUPE TSMC – dokładnie tej technologii, na której Feynman będzie polegał na dużą skalę .
Przyspieszenie budowy zakładów: TSMC przyspiesza budowę AP7 (Chiayi) i AP8 (Tainan) specjalnie po to, aby dotrzymać harmonogramu Feynmana na 2028 rok .
Zacieśnienie cyklu inwestycyjnego: Wieloletnia ekspansja mocy N2/A16 przez TSMC, mająca na celu osiągnięcie ~90 000 WSPM do końca 2026 roku z 70% wzrostem rok do roku, jest coraz bardziej zsynchronizowana z dwuletnim cyklem architektury GPU NVIDII .
Kluczowa niewiadoma: Niektóre raporty wspominają, że Feynman może również wykorzystywać zaawansowane pakowanie lub szklane podłoża Intela, co skomplikowałoby wyłączną relację TSMC-NVIDIA. Informacje te nie zostały jednak potwierdzone przez źródła pierwotne .
