Rzekome partnerstwo Google–AMD przy TPU v10

SemiAnalysis, którego ustalenia powtórzył m.in. Tom's Hardware, podaje, że Google testuje hybrydowy układ ASIC, który mógłby łączyć rdzenie CPU AMD na jednej paczce z własną technologią akceleratorów Google . Zdaniem analityków Google jest zainteresowane zaawansowanym pakowaniem i 3D-integracją AMD (SoIC), a także projektami rdzeni CPU do zadań obciążających procesor .

Kontekst ma znaczenie. Broadcom pozostaje wieloletnim partnerem Google w projektowaniu TPU – w marcu 2026 roku podpisano pięcioletnią umowę obejmującą generacje od v8 do v11 . MediaTek odpowiada za obsługę I/O i koordynację produkcji obecnej generacji Ironwood (TPU v7x) . Udział AMD wydaje się dotyczyć konkretnego projektu w ramach generacji v10 – nie musi oznaczać całkowitego zastąpienia Broadcomu, choć obniżono prognozy produkcji CoWoS dla Ironwood o około 32 000 wafli .

Niezależnie od tego Google rzekomo rozważa zlecenie produkcji komponentów TPU v10 (o kryptonimie "Ice Fish") także Samsung Foundry w celu dywersyfikacji poza TSMC , a także prowadzi zaawansowane rozmowy z Marvell w sprawie innych układów AI .

Ważne zastrzeżenie: Żadna z firm nie potwierdziła tych doniesień. Raport SemiAnalysis to plotka rynkowa, a projekt AMD może dotyczyć konkretnej wersji układu, ścieżki eksperymentalnej lub zabezpieczenia przed uzależnieniem od jednego dostawcy .

Dlaczego hybrydowe układy mają sens dla agentowej AI i uczenia przez wzmacnianie

Przejście od czysto macierzowego ASIC w stronę hybrydy ze zintegrowanymi rdzeniami CPU to bezpośrednia odpowiedź architektoniczna na zmieniający się charakter obciążeń AI – zwłaszcza uczenia przez wzmacnianie (RL) i agentowej AI.

Agentowa AI wykorzystuje głównie CPU, a nie GPU

Tradycyjne wnioskowanie wsadowe jest prawie w całości obsługiwane przez GPU: prompt trafia do karty, ta wykonuje operację w przód, zwracane są tokeny . Agentowa AI działa inaczej. Orkiestracja, planowanie, wywoływanie narzędzi, wykonywanie w izolowanym środowisku i interakcje z otoczeniem – wszystko to odbywa się na CPU, a nie GPU .

Badanie akademickie wykazało, że w agentowych obciążeniach zdominowanych przez narzędzia przetwarzanie na CPU stanowiło aż 88% całkowitego opóźnienia . Osobna analiza Akasha Borate'a wskazała jeszcze wyższy odsetek – 90,6% .

Proporcja CPU do GPU radykalnie się zmienia

W klastrach treningowych AI proporcja CPU do GPU wynosi mniej więcej 1:7 lub 1:8 . Gdy obciążenia przesuwają się w stronę wnioskowania, spada do 1:3 lub 1:4 . Dla wdrożeń agentowych Intel ujawnił w swoim raporcie finansowym za I kwartał 2026, że niektórzy klienci już teraz uruchamiają cztery CPU na jeden GPU – w niektórych klastrach proporcja dochodzi do 1:1 .

Morgan Stanley prognozuje, że do 2030 roku przyrostowy wzrost rynku CPU wywołany tym trendem wyniesie od 32,5 do 60 miliardów dolarów . Sama AMD argumentuje, że agentowa AI nie jest pojedynczym obciążeniem wnioskowania skupionym na GPU, ale heterogenicznym przepływem pracy od początku do końca, wymagającym CPU o dużej gęstości rdzeni i dużej liczbie wątków do orkiestracji i wykonywania w izolowanym środowisku .

Uczenie przez wzmacnianie wymaga zwartych pętli sandboxa

Trenowanie RL – zwłaszcza modeli agentowych – wymaga wielokrotnego wykonywania cykli: uruchomienia w środowisku, symulacji, obliczenia nagrody i aktualizacji polityki. Te pętle obejmują znaczną orkiestrację po stronie CPU, która nie przenosi się efektywnie na czyste akceleratory macierzowe.

Procesory Nvidia Vera (88-rdzeniowa konstrukcja Olympus) i Intel Xeon 6+ są optymalizowane właśnie pod ten "zwarty wzorzec pętli sandboxa w uczeniu przez wzmacnianie" . Branża sprzętowa zmierza do wspólnego wniosku: przyszłe akceleratory AI nie będą czysto macierzowymi silnikami.

Hybrydowy TPU v10 jako wczesny wskaźnik trendu

Integrując rdzenie CPU AMD bezpośrednio w pakiecie TPU, Google mógłby wyeliminować wąskie gardła PCIe dla tych pętli obciążających procesor, skrócić opóźnienia i obsłużyć cykl "wywołanie narzędzia → krok środowiska → aktualizacja polityki" na jednym, ściśle zintegrowanym chipie. To sprzętowe urzeczywistnienie tezy, że przyszłe systemy AI będą heterogenicznymi konstrukcjami system-on-package, łączącymi różne typy obliczeń w zależności od fazy obciążenia.

Szersze implikacje

Podsumowanie

Google podobno umieszcza rdzenie CPU w swoim TPU v10. To nie przyrostowa poprawka – to uznanie, że akcelerator AI roku 2028 będzie wyglądać zupełnie inaczej niż ten z 2024. Agentowa AI i uczenie przez wzmacnianie przepisują reguły architektury obliczeniowej. Chip, który tysiąc razy na sekundę wykonuje pętlę wywołania narzędzia, musi być zbudowany inaczej niż chip wykonujący jedną gigantyczną operację mnożenia macierzy.

Jeśli plotki SemiAnalysis są prawdziwe, Google i AMD budują właśnie taki chip.

Rzekome partnerstwo Google–AMD przy TPU v10

SemiAnalysis, którego ustalenia powtórzył m.in. Tom's Hardware, podaje, że Google testuje hybrydowy układ ASIC, który mógłby łączyć rdzenie CPU AMD na jednej paczce z własną technologią akceleratorów Google . Zdaniem analityków Google jest zainteresowane zaawansowanym pakowaniem i 3D-integracją AMD (SoIC), a także projektami rdzeni CPU do zadań obciążających procesor .

Kontekst ma znaczenie. Broadcom pozostaje wieloletnim partnerem Google w projektowaniu TPU – w marcu 2026 roku podpisano pięcioletnią umowę obejmującą generacje od v8 do v11 . MediaTek odpowiada za obsługę I/O i koordynację produkcji obecnej generacji Ironwood (TPU v7x) . Udział AMD wydaje się dotyczyć konkretnego projektu w ramach generacji v10 – nie musi oznaczać całkowitego zastąpienia Broadcomu, choć obniżono prognozy produkcji CoWoS dla Ironwood o około 32 000 wafli .

Niezależnie od tego Google rzekomo rozważa zlecenie produkcji komponentów TPU v10 (o kryptonimie "Ice Fish") także Samsung Foundry w celu dywersyfikacji poza TSMC , a także prowadzi zaawansowane rozmowy z Marvell w sprawie innych układów AI .

Ważne zastrzeżenie: Żadna z firm nie potwierdziła tych doniesień. Raport SemiAnalysis to plotka rynkowa, a projekt AMD może dotyczyć konkretnej wersji układu, ścieżki eksperymentalnej lub zabezpieczenia przed uzależnieniem od jednego dostawcy .

Dlaczego hybrydowe układy mają sens dla agentowej AI i uczenia przez wzmacnianie

Przejście od czysto macierzowego ASIC w stronę hybrydy ze zintegrowanymi rdzeniami CPU to bezpośrednia odpowiedź architektoniczna na zmieniający się charakter obciążeń AI – zwłaszcza uczenia przez wzmacnianie (RL) i agentowej AI.

Agentowa AI wykorzystuje głównie CPU, a nie GPU

Tradycyjne wnioskowanie wsadowe jest prawie w całości obsługiwane przez GPU: prompt trafia do karty, ta wykonuje operację w przód, zwracane są tokeny . Agentowa AI działa inaczej. Orkiestracja, planowanie, wywoływanie narzędzi, wykonywanie w izolowanym środowisku i interakcje z otoczeniem – wszystko to odbywa się na CPU, a nie GPU .

Badanie akademickie wykazało, że w agentowych obciążeniach zdominowanych przez narzędzia przetwarzanie na CPU stanowiło aż 88% całkowitego opóźnienia . Osobna analiza Akasha Borate'a wskazała jeszcze wyższy odsetek – 90,6% .

Proporcja CPU do GPU radykalnie się zmienia

W klastrach treningowych AI proporcja CPU do GPU wynosi mniej więcej 1:7 lub 1:8 . Gdy obciążenia przesuwają się w stronę wnioskowania, spada do 1:3 lub 1:4 . Dla wdrożeń agentowych Intel ujawnił w swoim raporcie finansowym za I kwartał 2026, że niektórzy klienci już teraz uruchamiają cztery CPU na jeden GPU – w niektórych klastrach proporcja dochodzi do 1:1 .

Morgan Stanley prognozuje, że do 2030 roku przyrostowy wzrost rynku CPU wywołany tym trendem wyniesie od 32,5 do 60 miliardów dolarów . Sama AMD argumentuje, że agentowa AI nie jest pojedynczym obciążeniem wnioskowania skupionym na GPU, ale heterogenicznym przepływem pracy od początku do końca, wymagającym CPU o dużej gęstości rdzeni i dużej liczbie wątków do orkiestracji i wykonywania w izolowanym środowisku .

Uczenie przez wzmacnianie wymaga zwartych pętli sandboxa

Trenowanie RL – zwłaszcza modeli agentowych – wymaga wielokrotnego wykonywania cykli: uruchomienia w środowisku, symulacji, obliczenia nagrody i aktualizacji polityki. Te pętle obejmują znaczną orkiestrację po stronie CPU, która nie przenosi się efektywnie na czyste akceleratory macierzowe.

Procesory Nvidia Vera (88-rdzeniowa konstrukcja Olympus) i Intel Xeon 6+ są optymalizowane właśnie pod ten "zwarty wzorzec pętli sandboxa w uczeniu przez wzmacnianie" . Branża sprzętowa zmierza do wspólnego wniosku: przyszłe akceleratory AI nie będą czysto macierzowymi silnikami.

Hybrydowy TPU v10 jako wczesny wskaźnik trendu

Integrując rdzenie CPU AMD bezpośrednio w pakiecie TPU, Google mógłby wyeliminować wąskie gardła PCIe dla tych pętli obciążających procesor, skrócić opóźnienia i obsłużyć cykl "wywołanie narzędzia → krok środowiska → aktualizacja polityki" na jednym, ściśle zintegrowanym chipie. To sprzętowe urzeczywistnienie tezy, że przyszłe systemy AI będą heterogenicznymi konstrukcjami system-on-package, łączącymi różne typy obliczeń w zależności od fazy obciążenia.

Szersze implikacje

Podsumowanie

Google podobno umieszcza rdzenie CPU w swoim TPU v10. To nie przyrostowa poprawka – to uznanie, że akcelerator AI roku 2028 będzie wyglądać zupełnie inaczej niż ten z 2024. Agentowa AI i uczenie przez wzmacnianie przepisują reguły architektury obliczeniowej. Chip, który tysiąc razy na sekundę wykonuje pętlę wywołania narzędzia, musi być zbudowany inaczej niż chip wykonujący jedną gigantyczną operację mnożenia macierzy.

Jeśli plotki SemiAnalysis są prawdziwe, Google i AMD budują właśnie taki chip.