AMD MI455X i Helios: 432 GB HBM4 oraz 72 układy GPU w jednym racku AI

AMD podczas Hot Chips 2026 przedstawiło rodzinę Instinct MI400 nie jako zwykłą kolejną generację akceleratorów, lecz jako fundament kompletnej infrastruktury AI. Jej najważniejszym elementem jest MI455X — układ obliczeniowy platformy rack-scale Helios, która łączy akceleratory GPU, procesory hosta, pamięć, sieć i oprogramowanie wokół otwartych standardów. Największe wrażenie robi podsystem pamięci: jeden MI455X ma 432 GB HBM4, a rack Helios z 72 układami zapewnia łącznie 31 TB tej pamięci. 2310

MI455X: chipletowy akcelerator dla modeli obciążających pamięć

MI455X bazuje na piątej generacji architektury AMD CDNA. Część obliczeniowa składa się z ośmiu układów Accelerator Complex Die (XCD) produkowanych w procesie TSMC N2. Układy odpowiedzialne za fabric, cache i wejścia/wyjścia powstają natomiast w procesie TSMC N3P. Wszystkie chipletowe elementy oraz 12 stosów pamięci HBM4 są połączone w obudowie TSMC CoWoS-L. 1721

Taki podział pozwala zastosować najbardziej zaawansowany proces technologiczny tam, gdzie ma on największe znaczenie — w układach obliczeniowych — a funkcje komunikacyjne, pamięć podręczną i I/O rozdzielić do dodatkowych chipletów. MI455X nie jest więc po prostu większym monolitycznym GPU. To wieloukładowy system zaprojektowany z myślą o przepustowości, uzysku produkcyjnym i komunikacji na poziomie całego racka.

Architektura i sposób wykonywania obliczeń

AMD podaje dla MI455X 256 Work Group Processorów (WGP) oraz 192 MB globalnej pamięci podręcznej L2. CDNA 5 wprowadza także obsługę natywnego wykonywania Wave32 w rdzeniach macierzowych, a ponadto wspiera formaty niskiej precyzji używane we współczesnych obciążeniach AI. 320

Materiały dotyczące prezentacji Hot Chips opisują również ścieżkę funkcji transcendentalnych o niższych opóźnieniach, przeznaczoną między innymi do operacji takich jak obliczanie wykładników i logarytmów. Pojawiają się one w elementach modeli neuronowych, między innymi w mechanizmach attention, normalizacji i funkcjach aktywacji. Dostępne źródła nie podają jednak konkretnej wartości redukcji opóźnienia, dlatego nie należy traktować tej informacji jako zmierzonej obietnicy wzrostu wydajności.

MI455X w skrócie

• Architektura obliczeniowa: AMD CDNA 5
• Chiplet obliczeniowy: osiem XCD w procesie TSMC N2 17
• Układy fabric/cache i I/O: chiplet w procesie N3P 17
• Obudowa: TSMC CoWoS-L 21
• Work Group Processory: 256 3
• Globalny cache L2: 192 MB 3
• Pamięć HBM4: 12 stosów, 432 GB łącznie 317
• Maksymalna przepustowość pamięci: 23,3 TB/s 23
• Maksymalna wydajność OCP MXFP4: 40,26 PFLOPS, zaokrąglane przez AMD do około 40,3 PFLOPS 319
• Maksymalna wydajność MXFP6: 20,13 PFLOPS 319
• Maksymalna wydajność MXFP8: 20,13 PFLOPS 319

Są to teoretyczne wartości szczytowe, a nie gwarantowana wydajność aplikacji. Rzeczywiste wyniki zależą między innymi od precyzji obliczeń, rzadkości danych, architektury modelu, wzorców dostępu do pamięci, wykorzystania oprogramowania oraz tego, czy obciążenie potrafi skutecznie zająć wszystkie zasoby obliczeniowe.

Dlaczego 432 GB HBM4 ma tak duże znaczenie

Najważniejszą cechą MI455X może być nie sama moc obliczeniowa, lecz pojemność pamięci. Dwanaście stosów HBM4 zapewnia 432 GB na akceleratorze i przepustowość sięgającą 23,3 TB/s. 23

Dzięki temu większa część parametrów modelu, aktywacji i stanu obliczeń — w tym pamięci podręcznej KV — może zmieścić się na mniejszej liczbie akceleratorów. Ma to szczególne znaczenie podczas inferencji, gdy rosnące okna kontekstowe i wiele równoczesnych zapytań mogą sprawić, że to właśnie pojemność cache KV stanie się ograniczeniem.

CDNA 5 obsługuje szeroki zestaw formatów danych: OCP MXFP4, MXFP6 i MXFP8, OCP FP8, BF16, FP16, TF32, FP32 oraz FP64. Formaty niskiej precyzji mają zwiększać efektywność trenowania i uruchamiania modeli AI, natomiast obsługa szerszego zestawu formatów pozwala wykorzystywać architekturę również w HPC i obciążeniach mieszanych. 1820

Helios: z akceleratora powstaje cały rack AI

Platforma Helios układa akceleratory w 18 tacach zgodnych z podejściem Open Rack Wide, po cztery układy MI455X na tacę. W sumie jeden rack mieści 72 GPU. AMD podaje dla takiej konfiguracji następujące maksymalne parametry:

• 2,9 eksaflopsa obliczeń FP4
• 1,4 eksaflopsa obliczeń FP8
• 31 TB łącznej pojemności HBM4
• 1,7 PB/s zagregowanej przepustowości HBM
• 260 TB/s przepustowości scale-up
• 43 TB/s przepustowości scale-out 21051

Wartość Heliosa nie polega wyłącznie na pomnożeniu parametrów 72 kart GPU. Platforma została zaprojektowana jako jedna domena scale-up, w której komunikacja między akceleratorami jest centralnym elementem architektury, a nie zadaniem pozostawionym osobnym serwerom. W opublikowanej konfiguracji AMD wykorzystuje UALink over Ethernet do połączeń scale-up, natomiast komunikacja scale-out opiera się na sieci Ethernet. 1012

Procesory, tace i sieć

Każda taca z czterema GPU współpracuje z procesorem hosta AMD EPYC „Venice”. Opisy architektury systemu z Hot Chips identyfikują platformę hosta jako EPYC 9006 na podstawce SP7, a AMD przedstawia Heliosa jako połączenie procesorów szóstej generacji EPYC serii 9006, układów MI455X i sieci Pensando. 71014

Za łączność Ethernet odpowiadają karty sieciowe Pensando Vulcano AI NIC o przepustowości 800 Gb/s. Materiały AMD dotyczące Heliosa wskazują dla konstrukcji opartej na Vulcano do 2,4 Tb/s przepustowości scale-out na jeden układ GPU. 47

Podział zadań jest tu istotny: GPU wykonuje obliczenia macierzowe i wektorowe, EPYC zajmuje się zadaniami hosta oraz płaszczyzną sterowania, a infrastruktura sieciowa przesyła dane wewnątrz racka i poza nim. Helios jest więc współprojektowanym systemem obliczeniowym, a nie zbiorem identycznych kart akceleratorów.

Open Rack Wide i strategia ROCm

AMD dostosowuje Heliosa do podejścia Meta Open Rack Wide oraz szerszych standardów rackowych Open Compute Project. Firma wykorzystuje także UALink i sieć Ethernet, zamiast przedstawiać cały system jako zamkniętą, własnościową konstrukcję. 4749

To podejście wspiera argument AMD, że duże systemy AI powinny dać się budować z interoperacyjnych komponentów. W tej strategii poszczególne elementy pełnią następujące role:

• Instinct MI455X: obliczenia macierzowe i wektorowe
• EPYC Venice: obliczenia hosta i płaszczyzny sterowania
• Pensando Vulcano: komunikacja scale-out
• UALink over Ethernet: komunikacja scale-up
• ROCm: środowisko programowe mające stanowić alternatywę dla infrastruktury zależnej od CUDA 1018

ROCm nie eliminuje automatycznie pracy potrzebnej przy przenoszeniu oprogramowania między platformami GPU. O łatwości migracji decydują także obsługa kerneli, biblioteki, kompilatory, frameworki modeli i narzędzia produkcyjne. Strategiczne znaczenie ma jednak próba dostarczenia przez AMD kompletnej podstawy sprzętowo-programowej do budowy dużego klastra AI, a nie konkurowanie wyłącznie parametrami pojedynczego akceleratora.

Termin wdrożenia: plan, a nie dowód powszechnej dostępności

AMD informowało, że Helios wchodzi do produkcji, a wdrożenia mają rozpocząć się w drugiej połowie 2026 roku. 449 To deklaracja dotycząca harmonogramu produkcji i wdrożeń firmy — nie dowód, że platforma jest już szeroko zainstalowana albo że każda opisywana konfiguracja racka jest dostępna w dużej skali.

Microsoft niezależnie zapowiedział wdrożenie Heliosa w usłudze Azure do obsługi inferencji modeli granicznych, wskazując konkretną ścieżkę wykorzystania tej platformy w chmurze. 5456 Podobnie jak w przypadku parametrów wydajności, plany wdrożeniowe klienta nie są równoznaczne z niezależnie zmierzoną wydajnością produkcyjną.

Versal Premium Gen 2: strategia AMD wykracza poza GPU centrów danych

Podczas Hot Chips AMD prezentowało również adaptacyjne układy SoC Versal Premium Gen 2, przeznaczone dla innego segmentu rynku. Rozwiązania te celują w aplikacje, w których ważne są duża ilość przesyłanych danych i niskie opóźnienia, takie jak physical AI, sieci, aparatura testowo-pomiarowa, profesjonalne wideo, lotnictwo i obronność oraz inne systemy o krytycznym znaczeniu. 313638

Warianty Memory-on-Package integrują w jednej obudowie do 32 GB pamięci LPDDR5X. AMD podaje do 288 GB/s prognozowanej przepustowości oraz deklaruje redukcję zajmowanej powierzchni płytki o maksymalnie 60% w porównaniu z konstrukcjami wykorzystującymi pamięć zewnętrzną. 3641

Oficjalna specyfikacja rodziny Versal Premium Gen 2 wymienia sprzętowe interfejsy PCIe Gen6 i CXL 3.1, a także obsługę pamięci LPDDR5X i DDR5. 374042

Część relacji z Hot Chips wspomina o nadajnikach zdolnych do obsługi PCIe Gen7 oraz kryptografii postkwantowej w kontekście szerszych możliwości platformy. Dostępne, autorytatywne materiały produktowe potwierdzają jednak PCIe Gen6, CXL 3.1 i funkcje bezpieczeństwa, takie jak PCIe Integrity and Data Encryption, ale nie pozwalają uznać PCIe Gen7 ani sprzętowej kryptografii postkwantowej za potwierdzone parametry każdego urządzenia Memory-on-Package. 373940

Najważniejszy wniosek

Liczby przypisywane MI455X — 432 GB HBM4, 23,3 TB/s przepustowości oraz 40,26 PFLOPS MXFP4 — są istotne przede wszystkim dlatego, że wspierają większą koncepcję systemową AMD. Helios umieszcza 72 takie akceleratory w jednym racku, zapewniając 31 TB HBM4, wydajność niskiej precyzji na poziomie eksaflopów, szybkie połączenia scale-up, procesory hosta EPYC i sieć Pensando.

Rywalizacja AMD z konkurentami rozgrywa się więc nie tylko w tabeli parametrów GPU. Firma próbuje sprawić, by akcelerator, pamięć, fabric, procesor hosta, karta sieciowa, rack i oprogramowanie działały jako jedna platforma oparta na otwartych standardach. O tym, czy przełoży się to na konkurencyjną wydajność produkcyjną, zdecydują jednak rzeczywiste obciążenia, dojrzałość ROCm, dostępność układów i skala wdrożeń — nie same wartości szczytowe.