Na czym polega zmiana w 14A2?

Podstawowy proces Intel 14A korzysta z technologii PowerDirect, czyli sieci zasilania prowadzonej od tylnej strony wafla krzemowego — określanej skrótem BSPDN (backside power delivery network) . W raportowanym wariancie 14A2 Intel miałby zastosować bardziej agresywne podejście: część zasilania byłaby doprowadzana od spodu, a część przez przednie warstwy metalizacji .

Taka konstrukcja ma umożliwić zmniejszenie odstępów między kluczowymi połączeniami metalowymi i zwiększenie gęstości tranzystorów. Z dostępnych informacji wynika, że cele wyglądają następująco:

• Intel 14A — raster metalu M0: 28 nm .
• Intel 14A2 — docelowy raster M0: około 21 nm, między innymi dzięki usprawnieniom związanym z wielokrotnym naświetlaniem wzoru (double patterning) .

Intel deklaruje, że bazowy proces 14A może zapewnić do około 30 proc. większą gęstość układu w porównaniu z procesem 18A . Wariant 14A2 powinien teoretycznie zaoferować większy przyrost, ale w dostępnych materiałach nie ma oficjalnej, konkretnej wartości dla tego procesu .

Większa gęstość, ale także nowe problemy

Zmniejszenie rastra M0 do około 21 nm może poprawić wykorzystanie drogich narzędzi litograficznych High-NA EUV i zwiększyć liczbę tranzystorów mieszczących się na tej samej powierzchni . Nie jest to jednak prosty zysk bez kosztów.

Tak małe odstępy mogą powodować wzrost oporu elektrycznego. Raport wskazuje również, że istniejące rozwiązania wykorzystujące nanosilikonowe przelotki — nTSV — mogą mieć trudności z obsługą obciążenia przy tak dużej gęstości dostarczanej energii . Dlatego opisywana architektura miałaby mieć charakter hybrydowy: tylna sieć zasilania pozostałaby głównym źródłem energii, ale część obciążenia zostałaby przekierowana do przednich warstw metalowych .

Harmonogram Intela dla 14A

Kluczowym elementem przygotowań jest PDK, czyli Process Design Kit — zestaw narzędzi, reguł projektowych i danych, których klienci potrzebują do tworzenia układów w danym procesie technologicznym.

Dyrektor generalny Intela Lip-Bu Tan określił PDK 0.9 mianem „Świętego Graala” procesu 14A, podkreślając jego znaczenie w rozmowach z potencjalnymi klientami . Obecny plan oznacza około roczne przesunięcie względem wcześniejszych zapowiedzi, które wskazywały na rozpoczęcie produkcji pilotażowej w 2027 roku .

Intel kontra TSMC i Samsung

TSMC planuje rozpocząć produkcję układów w procesie A14 w 2028 roku — taki termin podał między innymi Bloomberg . Inne źródła również wskazują na 2028 rok jako moment rozpoczęcia produkcji wielkoseryjnej A14 .

Pierwsza wersja A14 nie ma obejmować zasilania od tylnej strony układu. Wariant z tylnymi szynami zasilającymi, określany jako A14P, ma pojawić się w 2029 roku .

W przypadku Samsunga dostępne materiały potwierdzają jedynie, że SF1.4 jest częścią szerszej rywalizacji w klasie 1,4 nm. Nie przedstawiają natomiast wiarygodnego i aktualnego harmonogramu produkcji pilotażowej ani wielkoseryjnej tego procesu .

Najprostszy wniosek z porównania jest dla Intela niekorzystny: jego cel produkcji wielkoseryjnej w 2029 roku wypada około rok później niż zapowiadany przez TSMC start A14 w 2028 roku . Jednocześnie Tan twierdził, że harmonogram 14A jest zbliżony do terminów TSMC A14, ponieważ oba procesy należą do tej samej klasy technologicznej . Sama nazwa „1,4 nm” nie przesądza jednak o rzeczywistej wydajności, kosztach ani uzysku produkcyjnym — te parametry będzie można ocenić dopiero po uruchomieniu produkcji.

Co po 14A? Intel patrzy na 10A i 7A

Intel nie ogranicza planów do jednego kolejnego węzła technologicznego. Lip-Bu Tan potwierdził rozpoczęcie prac nad dwoma procesami następującymi po 14A :

• 10A — proces klasy 1 nm, znajdujący się we wczesnej fazie rozwoju .
• 7A — technologia klasy poniżej 1 nm, również na wczesnym etapie prac .

Tan mówił o tych planach podczas 54. konferencji J.P. Morgan Global Technology, Media and Communications w Bostonie . Oznacza to, że Intel przygotowuje wielopokoleniową mapę drogową dla tak zwanej ery angstremowej — nazwy nawiązującej do procesów oznaczanych jednostką angströma, choć same oznaczenia węzłów nie są bezpośrednim pomiarem konkretnego elementu tranzystora.

Wnioski

Podstawowy Intel 14A łączy tranzystory RibbonFET 2 typu gate-all-around z technologią PowerDirect i ma zapewniać do około 30 proc. większą gęstość układu względem 18A . Raportowany wariant 14A2 może pójść o krok dalej, wykorzystując zasilanie od obu stron układu oraz raster M0 zmniejszony do około 21 nm .

Najważniejsze daty to październik 2026 roku dla zewnętrznego udostępnienia PDK 0.9, 2028 rok dla produkcji pilotażowej oraz 2029 rok dla produkcji wielkoseryjnej . W porównaniu z TSMC oznacza to około roczne opóźnienie względem celu A14 na 2028 rok . Ostateczna pozycja Intela będzie zależeć nie tylko od samej gęstości tranzystorów, lecz także od uzysku, kosztów i tego, czy firmie uda się pozyskać klientów dla 14A. W dalszej perspektywie przedsiębiorstwo rozwija również procesy 10A i 7A .

Na czym polega zmiana w 14A2?

Podstawowy proces Intel 14A korzysta z technologii PowerDirect, czyli sieci zasilania prowadzonej od tylnej strony wafla krzemowego — określanej skrótem BSPDN (backside power delivery network) . W raportowanym wariancie 14A2 Intel miałby zastosować bardziej agresywne podejście: część zasilania byłaby doprowadzana od spodu, a część przez przednie warstwy metalizacji .

Taka konstrukcja ma umożliwić zmniejszenie odstępów między kluczowymi połączeniami metalowymi i zwiększenie gęstości tranzystorów. Z dostępnych informacji wynika, że cele wyglądają następująco:

• Intel 14A — raster metalu M0: 28 nm .
• Intel 14A2 — docelowy raster M0: około 21 nm, między innymi dzięki usprawnieniom związanym z wielokrotnym naświetlaniem wzoru (double patterning) .

Intel deklaruje, że bazowy proces 14A może zapewnić do około 30 proc. większą gęstość układu w porównaniu z procesem 18A . Wariant 14A2 powinien teoretycznie zaoferować większy przyrost, ale w dostępnych materiałach nie ma oficjalnej, konkretnej wartości dla tego procesu .

Większa gęstość, ale także nowe problemy

Zmniejszenie rastra M0 do około 21 nm może poprawić wykorzystanie drogich narzędzi litograficznych High-NA EUV i zwiększyć liczbę tranzystorów mieszczących się na tej samej powierzchni . Nie jest to jednak prosty zysk bez kosztów.

Tak małe odstępy mogą powodować wzrost oporu elektrycznego. Raport wskazuje również, że istniejące rozwiązania wykorzystujące nanosilikonowe przelotki — nTSV — mogą mieć trudności z obsługą obciążenia przy tak dużej gęstości dostarczanej energii . Dlatego opisywana architektura miałaby mieć charakter hybrydowy: tylna sieć zasilania pozostałaby głównym źródłem energii, ale część obciążenia zostałaby przekierowana do przednich warstw metalowych .

Harmonogram Intela dla 14A

Kluczowym elementem przygotowań jest PDK, czyli Process Design Kit — zestaw narzędzi, reguł projektowych i danych, których klienci potrzebują do tworzenia układów w danym procesie technologicznym.

Dyrektor generalny Intela Lip-Bu Tan określił PDK 0.9 mianem „Świętego Graala” procesu 14A, podkreślając jego znaczenie w rozmowach z potencjalnymi klientami . Obecny plan oznacza około roczne przesunięcie względem wcześniejszych zapowiedzi, które wskazywały na rozpoczęcie produkcji pilotażowej w 2027 roku .

Intel kontra TSMC i Samsung

TSMC planuje rozpocząć produkcję układów w procesie A14 w 2028 roku — taki termin podał między innymi Bloomberg . Inne źródła również wskazują na 2028 rok jako moment rozpoczęcia produkcji wielkoseryjnej A14 .

Pierwsza wersja A14 nie ma obejmować zasilania od tylnej strony układu. Wariant z tylnymi szynami zasilającymi, określany jako A14P, ma pojawić się w 2029 roku .

W przypadku Samsunga dostępne materiały potwierdzają jedynie, że SF1.4 jest częścią szerszej rywalizacji w klasie 1,4 nm. Nie przedstawiają natomiast wiarygodnego i aktualnego harmonogramu produkcji pilotażowej ani wielkoseryjnej tego procesu .

Najprostszy wniosek z porównania jest dla Intela niekorzystny: jego cel produkcji wielkoseryjnej w 2029 roku wypada około rok później niż zapowiadany przez TSMC start A14 w 2028 roku . Jednocześnie Tan twierdził, że harmonogram 14A jest zbliżony do terminów TSMC A14, ponieważ oba procesy należą do tej samej klasy technologicznej . Sama nazwa „1,4 nm” nie przesądza jednak o rzeczywistej wydajności, kosztach ani uzysku produkcyjnym — te parametry będzie można ocenić dopiero po uruchomieniu produkcji.

Co po 14A? Intel patrzy na 10A i 7A

Intel nie ogranicza planów do jednego kolejnego węzła technologicznego. Lip-Bu Tan potwierdził rozpoczęcie prac nad dwoma procesami następującymi po 14A :

• 10A — proces klasy 1 nm, znajdujący się we wczesnej fazie rozwoju .
• 7A — technologia klasy poniżej 1 nm, również na wczesnym etapie prac .

Tan mówił o tych planach podczas 54. konferencji J.P. Morgan Global Technology, Media and Communications w Bostonie . Oznacza to, że Intel przygotowuje wielopokoleniową mapę drogową dla tak zwanej ery angstremowej — nazwy nawiązującej do procesów oznaczanych jednostką angströma, choć same oznaczenia węzłów nie są bezpośrednim pomiarem konkretnego elementu tranzystora.

Wnioski

Podstawowy Intel 14A łączy tranzystory RibbonFET 2 typu gate-all-around z technologią PowerDirect i ma zapewniać do około 30 proc. większą gęstość układu względem 18A . Raportowany wariant 14A2 może pójść o krok dalej, wykorzystując zasilanie od obu stron układu oraz raster M0 zmniejszony do około 21 nm .

Najważniejsze daty to październik 2026 roku dla zewnętrznego udostępnienia PDK 0.9, 2028 rok dla produkcji pilotażowej oraz 2029 rok dla produkcji wielkoseryjnej . W porównaniu z TSMC oznacza to około roczne opóźnienie względem celu A14 na 2028 rok . Ostateczna pozycja Intela będzie zależeć nie tylko od samej gęstości tranzystorów, lecz także od uzysku, kosztów i tego, czy firmie uda się pozyskać klientów dla 14A. W dalszej perspektywie przedsiębiorstwo rozwija również procesy 10A i 7A .