Intel 14A2: zasilanie układu z obu stron ma pomóc w walce z TSMC

Droga Intela do układów klasy 1,4 nm może przynieść nieoczekiwaną zmianę architektoniczną. Według najnowszych doniesień branżowych firma rozważa dla wariantu 14A2 przejście od standardowego zasilania doprowadzanego wyłącznie od tylnej strony układu do architektury, w której energia trafia do chipu jednocześnie od frontu i od spodu ^M.

Pomysł ma być odpowiedzią na rosnącą presję ze strony procesu TSMC A14 oraz prac Samsunga nad technologią klasy 1,4 nm. Dla Intela stawką jest zwiększenie gęstości tranzystorów i utrzymanie konkurencyjności w segmencie zaawansowanych układów, w tym procesorów dla sztucznej inteligencji i centrów danych ^M.

Na czym polega zmiana w 14A2?

Podstawowy proces Intel 14A korzysta z technologii PowerDirect, czyli sieci zasilania prowadzonej od tylnej strony wafla krzemowego — określanej skrótem BSPDN (backside power delivery network) ^ME. W raportowanym wariancie 14A2 Intel miałby zastosować bardziej agresywne podejście: część zasilania byłaby doprowadzana od spodu, a część przez przednie warstwy metalizacji ^M.

Taka konstrukcja ma umożliwić zmniejszenie odstępów między kluczowymi połączeniami metalowymi i zwiększenie gęstości tranzystorów. Z dostępnych informacji wynika, że cele wyglądają następująco:

• Intel 14A — raster metalu M0: 28 nm ^M.
• Intel 14A2 — docelowy raster M0: około 21 nm, między innymi dzięki usprawnieniom związanym z wielokrotnym naświetlaniem wzoru (double patterning) ^M.

Intel deklaruje, że bazowy proces 14A może zapewnić do około 30 proc. większą gęstość układu w porównaniu z procesem 18A ^E. Wariant 14A2 powinien teoretycznie zaoferować większy przyrost, ale w dostępnych materiałach nie ma oficjalnej, konkretnej wartości dla tego procesu ^ME.

Większa gęstość, ale także nowe problemy

Zmniejszenie rastra M0 do około 21 nm może poprawić wykorzystanie drogich narzędzi litograficznych High-NA EUV i zwiększyć liczbę tranzystorów mieszczących się na tej samej powierzchni ^M. Nie jest to jednak prosty zysk bez kosztów.

Tak małe odstępy mogą powodować wzrost oporu elektrycznego. Raport wskazuje również, że istniejące rozwiązania wykorzystujące nanosilikonowe przelotki — nTSV — mogą mieć trudności z obsługą obciążenia przy tak dużej gęstości dostarczanej energii ^M. Dlatego opisywana architektura miałaby mieć charakter hybrydowy: tylna sieć zasilania pozostałaby głównym źródłem energii, ale część obciążenia zostałaby przekierowana do przednich warstw metalowych ^M.

Harmonogram Intela dla 14A

Kluczowym elementem przygotowań jest PDK, czyli Process Design Kit — zestaw narzędzi, reguł projektowych i danych, których klienci potrzebują do tworzenia układów w danym procesie technologicznym.

Etap	Termin	Źródła
Zewnętrzne udostępnienie PDK 0.5	początek 2026 roku, już przeprowadzone	EWD
Zewnętrzna dystrybucja PDK 0.9	październik 2026 roku	EWD
Okno na deklaracje klientów	II połowa 2026 – I połowa 2027 roku	B
Produkcja pilotażowa (risk production)	2028 rok	EGBWS
Produkcja wielkoseryjna (HVM)	2029 rok	EGBWS

Dyrektor generalny Intela Lip-Bu Tan określił PDK 0.9 mianem „Świętego Graala” procesu 14A, podkreślając jego znaczenie w rozmowach z potencjalnymi klientami ^W. Obecny plan oznacza około roczne przesunięcie względem wcześniejszych zapowiedzi, które wskazywały na rozpoczęcie produkcji pilotażowej w 2027 roku ^S.

Intel kontra TSMC i Samsung

Firma	Nazwa procesu klasy 1,4 nm	Produkcja pilotażowa	Produkcja wielkoseryjna
Intel	14A / raportowany wariant 14A2	2028	2029
TSMC	A14	brak potwierdzonego terminu w przekazanych źródłach	2028 BBT
Samsung	SF1.4	brak potwierdzonego terminu	brak potwierdzonego terminu

TSMC planuje rozpocząć produkcję układów w procesie A14 w 2028 roku — taki termin podał między innymi Bloomberg ^B. Inne źródła również wskazują na 2028 rok jako moment rozpoczęcia produkcji wielkoseryjnej A14 ^BT.

Pierwsza wersja A14 nie ma obejmować zasilania od tylnej strony układu. Wariant z tylnymi szynami zasilającymi, określany jako A14P, ma pojawić się w 2029 roku ^T.

W przypadku Samsunga dostępne materiały potwierdzają jedynie, że SF1.4 jest częścią szerszej rywalizacji w klasie 1,4 nm. Nie przedstawiają natomiast wiarygodnego i aktualnego harmonogramu produkcji pilotażowej ani wielkoseryjnej tego procesu ^M.

Najprostszy wniosek z porównania jest dla Intela niekorzystny: jego cel produkcji wielkoseryjnej w 2029 roku wypada około rok później niż zapowiadany przez TSMC start A14 w 2028 roku ^BB. Jednocześnie Tan twierdził, że harmonogram 14A jest zbliżony do terminów TSMC A14, ponieważ oba procesy należą do tej samej klasy technologicznej ^W. Sama nazwa „1,4 nm” nie przesądza jednak o rzeczywistej wydajności, kosztach ani uzysku produkcyjnym — te parametry będzie można ocenić dopiero po uruchomieniu produkcji.

Co po 14A? Intel patrzy na 10A i 7A

Intel nie ogranicza planów do jednego kolejnego węzła technologicznego. Lip-Bu Tan potwierdził rozpoczęcie prac nad dwoma procesami następującymi po 14A ^G:

• 10A — proces klasy 1 nm, znajdujący się we wczesnej fazie rozwoju ^G.
• 7A — technologia klasy poniżej 1 nm, również na wczesnym etapie prac ^G.

Tan mówił o tych planach podczas 54. konferencji J.P. Morgan Global Technology, Media and Communications w Bostonie ^G. Oznacza to, że Intel przygotowuje wielopokoleniową mapę drogową dla tak zwanej ery angstremowej — nazwy nawiązującej do procesów oznaczanych jednostką angströma, choć same oznaczenia węzłów nie są bezpośrednim pomiarem konkretnego elementu tranzystora.

Wnioski

Podstawowy Intel 14A łączy tranzystory RibbonFET 2 typu gate-all-around z technologią PowerDirect i ma zapewniać do około 30 proc. większą gęstość układu względem 18A ^E. Raportowany wariant 14A2 może pójść o krok dalej, wykorzystując zasilanie od obu stron układu oraz raster M0 zmniejszony do około 21 nm ^M.

Najważniejsze daty to październik 2026 roku dla zewnętrznego udostępnienia PDK 0.9, 2028 rok dla produkcji pilotażowej oraz 2029 rok dla produkcji wielkoseryjnej ^EGBWS. W porównaniu z TSMC oznacza to około roczne opóźnienie względem celu A14 na 2028 rok ^BB. Ostateczna pozycja Intela będzie zależeć nie tylko od samej gęstości tranzystorów, lecz także od uzysku, kosztów i tego, czy firmie uda się pozyskać klientów dla 14A. W dalszej perspektywie przedsiębiorstwo rozwija również procesy 10A i 7A ^G.