Google stawia na Intel EMIB-T za 3 mln sztuk TPU. Techniczna obietnica i ironiczna sprzeczność

Decyzja Google o zastosowaniu pakowania Intel EMIB-T zamiast dominującego na rynku CoWoS tajwańskiego TSMC w układzie TPU nowej generacji (oznaczonym kryptonimem Humufish, dawniej TPUv8e) to jeden z najbardziej znaczących zwrotów w obecnym łańcuchu dostaw układów AI. Z jednej strony to wyraz zaufania do technologii Intela, z drugiej – zakład o wysoką stawkę, który może na nowo zdefiniować rynek zaawansowanego pakowania – jeśli tylko Intel zdoła pokonać stromą krzywą wydajności i niewygodną ironię związaną z własnym flagowym procesorem.

Dlaczego Google zmienił dostawcę: zaciskająca się pętla pojemności CoWoS

Głównym powodem zmiany jest prosty fakt: pojemności CoWoS TSMC po prostu brakuje dla wszystkich. Gwałtowny popyt na układy AI mocno ograniczył wydajność CoWoS, a EMIB Intela jest obecnie jedyną wiarygodną alternatywą na masową skalę dla akceleratorów AI . EMIB-T jest opisywany jako oferujący „większą wszechstronność oraz bardziej skalowalne i tańsze projekty w porównaniu z podejściem CoWoS 2.5D” .

W przypadku Humufish główna matryca obliczeniowa będzie produkowana przez Google we własnym zakresie, podczas gdy MediaTek odpowiada za projekt zaplecza. Układ ma trafić na rynek w drugiej połowie 2027 roku . Aletheia Capital szacuje powierzchnię matrycy Humufish na 9–10-krotność rozmiaru reticle (tzw. reticle size), a podłoże na około 13 700 mm² (16x reticle), co czyni go zbyt dużym i drogim dla CoWoS – EMIB-T jest domyślną technologią pakowania, a CoPoS stanowi opcję zapasową .

Krótko mówiąc, Google potrzebował rozwiązania pakowania, które umożliwi tworzenie megapakietów, co przy tak dużych rozmiarach matrycy byłoby ekonomicznie nieopłacalne dla CoWoS. EMIB-T jest odpowiedzią.

Przewagi techniczne: czym EMIB-T różni się od CoWoS

Różnica architektoniczna między EMIB-T a CoWoS jest fundamentalna. CoWoS umieszcza każdą matrycę na dużym krzemowym interposerze rozciągającym się na cały pakiet – to kosztowna płyta, która marnuje krzem na brzegach w miarę wzrostu pakietów . EMIB natomiast zatapia maleńkie krzemowe mostki w organicznym podłożu tylko w miejscach połączeń matryc, resztę podłoża pozostawiając jako tani materiał organiczny .

Cecha	Intel EMIB-T	TSMC CoWoS
Podejście do interposera	Małe krzemowe mostki zatopione w organicznym podłożu tylko tam, gdzie łączą się matryce	Duży krzemowy interposer na całej powierzchni pakietu
Skalowanie reticle	Obsługa powyżej 9,7x reticle; cel 12× do 2028 r.	CoWoS-S ~3,3x; CoWoS-L do 5,5x, potem ~9,5x w 2027 r.
Łączność pionowa	EMIB-T dodaje przelotki krzemowe (TSV) w mostkach do pionowego dostarczania zasilania i sygnałów	Oddzielne struktury zasilania w interposerze
Koszt przy bardzo dużych matrycach	Zlokalizowane mostki radykalnie zmniejszają powierzchnię krzemu, obniżając koszt pakietu	Pełny interposer staje się coraz droższy i mniej wydajny wraz ze wzrostem rozmiaru reticle
Dostarczanie zasilania	TSV w mostkach umożliwiają zasilanie pionowe o niskim poziomie szumów, redukując opór o ponad 30%	Dojrzałe, ale wykorzystuje oddzielne struktury zasilania

Różnicę często opisuje się jako sieć autostrad w skali miasta (CoWoS) w porównaniu z mostem na rzece (EMIB) . Dla matrycy Humufish o rozmiarze ~10x reticle ta przewaga kosztowa i skalowalności ma decydujące znaczenie.

Klif wydajności 90%: problem trudniejszy, niż się wydaje

Google złożyło u Intela zamówienie na ponad 3 miliony układów TPU w 2028 roku, co potwierdziło The Information, powołując się na cztery źródła . Analitycy branżowi sugerują, że chodzi przede wszystkim o zaawansowane usługi pakowania, ponieważ własne procesy produkcyjne Intela nie są konkurencyjne wobec TSMC w zakresie najbardziej zaawansowanej logiki .

Jednak cel dotyczący wolumenu produkcji zderza się z rzeczywistością produkcyjną: EMIB-T Intela osiągnął około 90% wydajności w walidacji technologicznej dla projektu Humufish . Analityk Ming-Chi Kuo twierdzi, że to pozytywny sygnał, biorąc pod uwagę historię produkcji EMIB w Intelu, ale punktem odniesienia jest wydajność montażu FCBGA, która w branży wynosi 98%+ . Kuo wyraźnie ostrzega, że wspinaczka z 90% do 98% może być „trudniejsza niż przejście z 0% do 90%” .

Dla porównania, TSMC celuje w 98% wydajności produkcyjnej dla swojego CoWoS w rozmiarze 5,5 reticle w 2026 roku – znacznie wyższy poziom bazowy . Ta luka wydajnościowa oznacza, że Intel musi rozwiązać niezwykle trudny problem wdrożenia produkcyjnego, aby wolumen 3 milionów sztuk był ekonomicznie opłacalny. Każdy punkt procentowy utraty wydajności w przypadku drogiego akceleratora AI kosztującego setki lub tysiące dolarów przekłada się bezpośrednio na dziesiątki milionów utraconych przychodów.

Intel rozbudowuje swój kompleks zaawansowanego pakowania Project Pelican w Malezji, który ma rozpocząć działalność w 2026 roku . Mimo to osiągnięcie wielomilionowej produkcji z wysoką wydajnością dla jednego klienta w nowym wariancie technologicznym (EMIB-T) byłoby bezprecedensowe dla usług pakowania Intela.

Ironiczna sprzeczność: Intel rezygnuje z EMIB we własnym flagowym procesorze

Być może najbardziej kłopotliwym elementem zakładu Google na EMIB-T jest to: nadchodzący procesor Intel Xeon Diamond Rapids nie będzie korzystał z EMIB. Według SemiAnalysis (za pośrednictwem LinkedIn), „Intel rezygnuje z EMIB na rzecz UCIe w Diamond Rapids… Diamond Rapids prawdopodobnie użyje UCIe przez podłoże jako łącza między matrycami o dużym zasięgu” . Intel zaprezentował połączenie UCIe między matrycami na konferencji ISSCC .

Tworzy to ostrą ironię: Intel sprzedaje EMIB-T Google jako swojego kluczowego klienta zewnętrznego, a jednocześnie rezygnuje z niego we własnym flagowym procesorze serwerowym. Uzasadnienie jest takie, że w przypadku mniej więcej monolitycznych chipletów CPU, UCIe na standardowym podłożu oferuje wystarczającą przepustowość przy niższym koszcie i złożoności – ale optyka jest niezręczna.

Intel właściwie prosi rynek, aby zaufał EMIB w przypadku 3-milionowego wolumenu TPU Google, podczas gdy jego własny zespół odpowiedzialny za flagowy produkt wybrał inny standard połączeń. Jak ujął to SemiAnalysis, „Intel ma »najlepszą« technologię pakowania – dla wszystkich oprócz samego Intela” .

Uwaga: Szczegóły dotyczące konstrukcji Diamond Rapids pochodzą z raportów analityków branżowych i postów na LinkedIn od SemiAnalysis, które są wiarygodne, ale nie stanowią oficjalnego potwierdzenia Intela .

Podsumowanie

Zakład Google na EMIB-T to wyraz zaufania do technologii pakowania Intela w momencie, gdy przepustowość CoWoS jest duszona, a dla bardzo dużych matryc (~10x reticle) EMIB-T oferuje realne zalety kosztowe i skalowalności. Jednak Intel stoi przed stromą wspinaczką wydajnościową (z 90% do 98%+) i koniecznością wdrożenia wielomilionowego wolumenu w technologii, której nigdy nie prowadził na taką skalę. Sprzeczność, jaką jest rezygnacja Diamond Rapids z EMIB, podkreśla, w jaki sposób Intel promuje tę technologię dla klientów zewnętrznych, jednocześnie migrując swój własny produkt o najwyższym wolumenie do innego standardu.