Google zmienia dostawcę pakowania chipów AI: CoWoS od TSMC zostaje zastąpione przez Intela. To nie wybór, a konieczność

Decyzja Google’a o zastosowaniu pakietowania EMIB-T Intela w układzie TPUv8e (o nazwie kodowej Humufish) to jedna z najważniejszych zmian w łańcuchu dostaw chipów AI od początku boomu na sztuczną inteligencję. Nie jest to prosta historia o lepszej technologii pokonującej dotychczasowego lidera. Zamiast tego odsłania obraz przemysłu półprzewodnikowego wykrzywionego przez ograniczenia przepustowości, matematykę wydajności oraz osobliwą ironię w samym Intelu.

Dlaczego Google przesiadł się? Kryzys przepustowości CoWoS

Głównym powodem jest prosty fakt: linie produkcyjne CoWoS (Chip-on-Wafer-on-Substrate) TSMC są wyprzedane przez cały rok 2027 . To sprawiło, że giganci tacy jak Google gorączkowo szukają drugiego źródła pakowania. Układ wnioskujący Google’a nowej generacji (v8e, nazwa kodowa Humufish) będzie korzystał z pakietowania EMIB-T Intela, a produkcja ma ruszyć w drugiej połowie 2027 roku .

Jest to strategia dywersyfikacji dostaw, a nie zmiana dostawcy. Treningowy TPU 8t prawdopodobnie nadal będzie korzystał z CoWoS-S TSMC . Intel obsłuży około połowy z prognozowanych ~6 milionów sztuk TPU Google’a w latach 2027–2028 . To także duże zwycięstwo dla odlewni Intela, które sygnalizuje, że jego zaawansowane pakowanie jest wiarygodne dla czołowych graczy. Dzieje się to w momencie, gdy Nvidia również testuje proces 18A Intela i pakowanie EMIB dla swoich przyszłych GPU .

Przewaga techniczna EMIB-T nad CoWoS

Standardowy EMIB był używany od lat w układach FPGA i Xeonach Sapphire Rapids Intela, ale brakowało mu wydajności energetycznej i skalowalności potrzebnej do akceleratorów AI o wysokiej mocy. EMIB-T rozwiązuje to, dodając przelotki krzemowe (TSV) bezpośrednio do osadzonych mostków, umożliwiając pionowe dostarczanie energii i obsługę klasy HBM4 . Kluczowe zalety architektoniczne:

• Brak dużego interpozera krzemowego – EMIB osadza małe mostki tylko tam, gdzie łączą się matryce, zmniejszając koszt materiałów i upraszczając strukturę .
• Lepsze dopasowanie rozszerzalności cieplnej – Brak dużego interpozera zmniejsza niezgodności współczynnika rozszerzalności cieplnej .
• Większe skalowanie retikulum – EMIB-T może skalować się ponad limit ~3,3x retikulum CoWoS-S. Analitycy Bernstein szacują, że EMIB-T obsługuje większe rozmiary pakietów niż obecne oferty CoWoS . Intel twierdzi, że EMIB obsługiwał 6x retikulum w 2024 r., a celem jest 8x w 2026 i 12x do 2028 r. .
• Wyższa teoretyczna wydajność na interpozer – Ponieważ mostki są małe i zlokalizowane, defekt w jednym mostku nie powoduje odrzucenia całego interpozera, jak to może mieć miejsce w przypadku dużego monolitycznego interpozera CoWoS .
• Dostępna przepustowość – Linie produkcyjne EMIB Intela nie są jeszcze w pełni wykorzystane, podczas gdy każdy znaczący slot CoWoS jest wyprzedany do 2027 r. .

Kompromis: CoWoS wciąż prowadzi w maksymalnej gęstości pasma i bliskości HBM dla najbardziej zaawansowanych konstrukcji AI . EMIB-T zamyka lukę, ale nie przewyższył jeszcze CoWoS w segmencie high-end.

Skala, wydajność i 8-procentowa luka

Według doniesień The Information, potwierdzonych przez Morgan Stanley, zamówienie Google’a obejmuje ponad 3 miliony jednostek TPU na rok 2028 . To wyzwanie: Intel musi dostarczyć technologię, która nigdy nie była wdrażana na taką skalę dla zewnętrznego klienta.

Wydajność (yield) jest kluczowym napięciem. Ming-Chi Kuo jako pierwszy zwrócił uwagę, że pakietowanie EMIB-T Intela osiągnęło ~90% wydajności w weryfikacji technicznej dla układu Humufish . Jednak standard produkcji masowej to ~98%, co pozostawia krytyczną 8-procentową lukę . Dla porównania, docelowa wydajność TSMC dla CoWoS 5,5x retikulum w 2026 r. zaczyna się od 98% . Wydajność 90% oznacza, że 1 na 10 zmontowanych modułów jest odrzucany; przy 98% spada to do 1 na 50 .

Inne wyzwania obejmują:

• Ryzyko wykonania: Wiceprezes Intela John Pitzer przyznał, że wcześniejsze oczekiwania dotyczące uruchomienia pakietowania na rok 2025 były „zbyt optymistyczne” . Firma outsourcinguje również część produkcji EMIB do zakładu Amkor w Korei Południowej .
• Harmonogram: Taśmowanie (tape-out) układu Humufish zaplanowano na ~koniec 2026 r., a próbki produkcyjne w II połowie 2027 r. .
• Skalowanie wolumenu: Oczekuje się, że przepustowość węzła 18A Intela podwoi się do 2028 r., a moce produkcyjne Intel 3 w Irlandii wzrosną w tym samym okresie o 80% .

Ironiczna sprzeczność: Diamond Rapids

Najbardziej uderzającym aspektem tej historii jest to, że Intel pozyskuje Google’a jako zewnętrznego klienta dla EMIB, jednocześnie odchodząc od niego we własnej flagowej platformie Xeon. Następny procesor serwerowy Intela, Diamond Rapids (192 rdzenie, planowany na lata 2026–2027), najprawdopodobniej będzie wykorzystywał połączenie międzymatrycowe UCIe na standardowym podłożu organicznym zamiast EMIB . Na konferencji ISSCC Intel zaprezentował łącze UCIe-S działające na standardowym podłożu organicznym, osiągając 3-krotnie wyższą prędkość transmisji i 2,8-krotnie wyższą gęstość pasma w porównaniu z porównywalnym projektem w węźle 3nm .

Oznacza to:

• Sapphire Rapids (2023) i Granite Rapids używały EMIB do łączenia matryc obliczeniowych.
• Diamond Rapids prawdopodobnie zastosuje prostsze, tańsze podejście UCIe-over-substrate, unikając złożoności i kosztów EMIB .
• A jednak Intel sprzedaje teraz tę samą technologię EMIB Google’owi jako premium alternatywę dla CoWoS.

Ta sprzeczność podkreśla, że propozycja wartości EMIB jest mocno zależna od przypadku użycia: dla dużych akceleratorów AI Google’a rozwiązuje niedobór przepustowości i oferuje opłacalne skalowanie. Dla własnych Xeonów Intela, postępy w sygnalizacji na podłożu organicznym za pomocą UCIe sprawiają, że podejście z osadzonym mostkiem jest niepotrzebne i zbyt drogie dla pakietów CPU o wysokiej objętości .