IBM pokazał układ 0,7 nm. NanoStack ma rozpocząć erę angstromowych chipów
IBM zaprezentował pierwszą publicznie ujawnioną technologię półprzewodnikową poniżej 1 nm: proces 0,7 nm, czyli 7 angstremów. Architektura NanoStack układa tranzystory pionowo, dzięki czemu na układzie wielkości paznokcia można umieścić niemal 100 miliardów tranzystorów.
Opublikowane przezEdytowane za pomocą DeepSeek-V4-FlashObrazy wygenerowane za pomocą GPT Image 1.5
IBM zaprezentował pierwszą publicznie ujawnioną technologię półprzewodnikową poniżej 1 nm: proces 0,7 nm, czyli 7 angstremów.
Architektura NanoStack układa tranzystory pionowo, dzięki czemu na układzie wielkości paznokcia można umieścić niemal 100 miliardów tranzystorów.
Według prognoz IBM rozwiązanie może zapewnić do 50% wyższą wydajność albo do 70% większą efektywność energetyczną względem technologii 2 nm, a także 40% poprawę skalowania pamięci SRAM.
To wciąż osiągnięcie na etapie badań. IBM zamierza licencjonować projekt partnerom produkcyjnym, a komercyjna produkcja może ruszyć za około pięć lat.
Search & fact-check with cited sources for What are the key details of IBM's newly announced sub-1 nanometer chip technology — including itsIBM's NanoStack architecture vertically stacks nanosheet transistors, enabling the first publicly disclosed sub-1nm semiconductor node at 0.7nm (7 angstroms).
AI Prompt
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What are the key details of IBM's newly announced sub-1 nanometer chip technology — including its. Article summary: Here are the confirmed key details of IBM's newly announced sub-1 nanometer chip technology, all sourced from the June 25, 2026 announcement and supporting reports.. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny
openai.com
IBM ogłosił 25 czerwca 2026 r. technologię, którą określa jako pierwszy na świecie publicznie zaprezentowany proces półprzewodnikowy poniżej 1 nm. Układ wykorzystuje węzeł 0,7 nm, nazywany także 7A lub 7 angstremów, oraz nową architekturę tranzystorów NanoStack. To ważny krok w poszukiwaniu sposobu na dalsze zwiększanie gęstości układów, ale nie oznacza jeszcze, że takie procesory trafią w najbliższym czasie do komputerów czy centrów danych.
Co oferuje technologia 0,7 nm?
Najważniejsze parametry przedstawione przez IBM są następujące:
Węzeł 0,7 nm (7 angstremów, 7A) — to pierwsza publicznie ujawniona technologia półprzewodnikowa poniżej granicy 1 nm .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "IBM pokazał układ 0,7 nm. NanoStack ma rozpocząć erę angstromowych chipów"?
IBM zaprezentował pierwszą publicznie ujawnioną technologię półprzewodnikową poniżej 1 nm: proces 0,7 nm, czyli 7 angstremów.
What are the key points to validate first?
IBM zaprezentował pierwszą publicznie ujawnioną technologię półprzewodnikową poniżej 1 nm: proces 0,7 nm, czyli 7 angstremów. Architektura NanoStack układa tranzystory pionowo, dzięki czemu na układzie wielkości paznokcia można umieścić niemal 100 miliardów tranzystorów.
What should I do next in practice?
Według prognoz IBM rozwiązanie może zapewnić do 50% wyższą wydajność albo do 70% większą efektywność energetyczną względem technologii 2 nm, a także 40% poprawę skalowania pamięci SRAM.
IBM pokazał układ 0,7 nm. NanoStack ma rozpocząć erę angstromowych chipów
IBM zaprezentował pierwszą publicznie ujawnioną technologię półprzewodnikową poniżej 1 nm: proces 0,7 nm, czyli 7 angstremów. Architektura NanoStack układa tranzystory pionowo, dzięki czemu na układzie wielkości paznokcia można umieścić niemal 100 miliardów tranzystorów.
Opublikowane przezEdytowane za pomocą DeepSeek-V4-FlashObrazy wygenerowane za pomocą GPT Image 1.5
IBM zaprezentował pierwszą publicznie ujawnioną technologię półprzewodnikową poniżej 1 nm: proces 0,7 nm, czyli 7 angstremów.
Architektura NanoStack układa tranzystory pionowo, dzięki czemu na układzie wielkości paznokcia można umieścić niemal 100 miliardów tranzystorów.
Według prognoz IBM rozwiązanie może zapewnić do 50% wyższą wydajność albo do 70% większą efektywność energetyczną względem technologii 2 nm, a także 40% poprawę skalowania pamięci SRAM.
To wciąż osiągnięcie na etapie badań. IBM zamierza licencjonować projekt partnerom produkcyjnym, a komercyjna produkcja może ruszyć za około pięć lat.
Search & fact-check with cited sources for What are the key details of IBM's newly announced sub-1 nanometer chip technology — including itsIBM's NanoStack architecture vertically stacks nanosheet transistors, enabling the first publicly disclosed sub-1nm semiconductor node at 0.7nm (7 angstroms).
AI Prompt
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What are the key details of IBM's newly announced sub-1 nanometer chip technology — including its. Article summary: Here are the confirmed key details of IBM's newly announced sub-1 nanometer chip technology, all sourced from the June 25, 2026 announcement and supporting reports.. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny
openai.com
IBM ogłosił 25 czerwca 2026 r. technologię, którą określa jako pierwszy na świecie publicznie zaprezentowany proces półprzewodnikowy poniżej 1 nm. Układ wykorzystuje węzeł 0,7 nm, nazywany także 7A lub 7 angstremów, oraz nową architekturę tranzystorów NanoStack. To ważny krok w poszukiwaniu sposobu na dalsze zwiększanie gęstości układów, ale nie oznacza jeszcze, że takie procesory trafią w najbliższym czasie do komputerów czy centrów danych.
Co oferuje technologia 0,7 nm?
Najważniejsze parametry przedstawione przez IBM są następujące:
Węzeł 0,7 nm (7 angstremów, 7A) — to pierwsza publicznie ujawniona technologia półprzewodnikowa poniżej granicy 1 nm .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "IBM pokazał układ 0,7 nm. NanoStack ma rozpocząć erę angstromowych chipów"?
IBM zaprezentował pierwszą publicznie ujawnioną technologię półprzewodnikową poniżej 1 nm: proces 0,7 nm, czyli 7 angstremów.
What are the key points to validate first?
IBM zaprezentował pierwszą publicznie ujawnioną technologię półprzewodnikową poniżej 1 nm: proces 0,7 nm, czyli 7 angstremów. Architektura NanoStack układa tranzystory pionowo, dzięki czemu na układzie wielkości paznokcia można umieścić niemal 100 miliardów tranzystorów.
What should I do next in practice?
Według prognoz IBM rozwiązanie może zapewnić do 50% wyższą wydajność albo do 70% większą efektywność energetyczną względem technologii 2 nm, a także 40% poprawę skalowania pamięci SRAM.
Niemal 100 miliardów tranzystorów na układzie o powierzchni porównywalnej z paznokciem. To około dwa razy większa gęstość niż w technologii 2 nm zaprezentowanej przez IBM w 2021 r. .
Do 50% wyższa wydajność lub do 70% większa efektywność energetyczna w porównaniu z architekturą 2 nm IBM . Są to prognozy dla technologii badawczej, a nie wyniki uzyskane z dostępnych komercyjnie produktów.
40% poprawa skalowania SRAM, czyli szybkiej pamięci umieszczanej bezpośrednio na układzie. IBM opisuje ten rezultat jako największy postęp w tej dziedzinie od ponad dekady; wyniki opublikowano podczas sympozjum VLSI Technology 2026 .
NanoStack: tranzystory zamiast obok siebie — jeden nad drugim
Dotychczasowy rozwój układów scalonych w dużej mierze polegał na zmniejszaniu tranzystorów rozmieszczonych na płaskiej powierzchni. NanoStack zmienia tę geometrię: wykorzystuje nanosheety, czyli warstwowe kanały tranzystorów, i układa je pionowo w trzech wymiarach. Do połączenia poszczególnych warstw służy technologia łączenia wafli krzemowych, znana jako wafer bonding .
NanoStack działa jako odmiana konstrukcji CFET — komplementarnego tranzystora polowego. Tranzystory typu n i p, które w tradycyjnych układach znajdują się obok siebie, są umieszczane jeden nad drugim. Pozwala to oszczędzić miejsce na powierzchni krzemu i skrócić odległości, które muszą pokonywać sygnały elektryczne . IBM określa NanoStack mianem „uniwersalnych ram” do organizowania tranzystorów .
Firma zaprezentowała działający prototyp układu w węźle 0,7 nm. Według dostępnych opisów jest to pierwsza publiczna demonstracja funkcjonalnej logiki CMOS poniżej 1 nm .
To jeszcze nie jest chip do kupienia
Najważniejsze zastrzeżenie dotyczy etapu rozwoju. IBM podkreśla, że NanoStack pozostaje technologią badawczą. Firma przewiduje, że jej partnerzy będą mogli rozpocząć komercyjną produkcję za około pięć lat .
IBM nie prowadzi własnej produkcji układów w fabrykach typu foundry. Zamiast tego zamierza licencjonować projekt NanoStack partnerom produkcyjnym i odlewniom półprzewodników. Taki model jest zgodny z dotychczasowym sposobem komercjalizowania przez IBM przełomowych rozwiązań w dziedzinie układów scalonych . Firma nakreśliła również dalszą ścieżkę rozwoju prowadzącą w kierunku węzłów 0,1 nm, czyli 1 angstremu .
Dlaczego ma to znaczenie dla sztucznej inteligencji?
Rosnące wymagania obliczeniowe modeli AI zwiększają presję na producentów układów. Mniejszy węzeł technologiczny nie gwarantuje automatycznie proporcjonalnego wzrostu możliwości, ale większa gęstość tranzystorów i lepsze wykorzystanie pamięci mogą pomóc budować wydajniejsze akceleratory.
IBM szacuje, że akceleratory AI wykonane w technologii 7A mogłyby teoretycznie osiągać około 7000 TOPS, czyli bilionów operacji na sekundę, wobec około 1500 TOPS w przypadku obecnych wiodących węzłów. Oznaczałoby to mniej więcej 4,7-krotną różnicę, jednak jest to szacunek dla przyszłych konstrukcji, a nie pomiar gotowego produktu .
Ogłoszenie wzmacnia pozycję IBM w wyścigu do tak zwanej ery angstromowej — etapu rozwoju półprzewodników, w którym skala technologii schodzi poniżej 1 nm. Jednocześnie firma sygnalizuje ambicję rywalizacji technologicznej z liderami produkcji kontraktowej, takimi jak TSMC, Samsung i Intel .
Co należy traktować z ostrożnością?
Liczby dotyczące wydajności, zużycia energii i możliwości układów są prognozami IBM opartymi na wynikach technologii znajdującej się na etapie badań. Nie opisują parametrów procesorów dostępnych w sklepach ani produkcji masowej. Równie istotny jest pięcioletni horyzont wdrożenia oraz zależność od partnerów, którzy będą musieli przystosować projekt do rzeczywistych procesów fabrycznych.
Huiming Bu, wiceprezes IBM odpowiedzialny za globalne badania i rozwój półprzewodników, ujął to podczas prezentacji następująco: „NanoStack nie jest pojedynczą innowacją. To platforma urządzeń, która może umożliwić dalsze skalowanie przez kolejną dekadę. Przygotowujemy ją do produkcji” .
Niemal 100 miliardów tranzystorów na układzie o powierzchni porównywalnej z paznokciem. To około dwa razy większa gęstość niż w technologii 2 nm zaprezentowanej przez IBM w 2021 r. .
Do 50% wyższa wydajność lub do 70% większa efektywność energetyczna w porównaniu z architekturą 2 nm IBM . Są to prognozy dla technologii badawczej, a nie wyniki uzyskane z dostępnych komercyjnie produktów.
40% poprawa skalowania SRAM, czyli szybkiej pamięci umieszczanej bezpośrednio na układzie. IBM opisuje ten rezultat jako największy postęp w tej dziedzinie od ponad dekady; wyniki opublikowano podczas sympozjum VLSI Technology 2026 .
NanoStack: tranzystory zamiast obok siebie — jeden nad drugim
Dotychczasowy rozwój układów scalonych w dużej mierze polegał na zmniejszaniu tranzystorów rozmieszczonych na płaskiej powierzchni. NanoStack zmienia tę geometrię: wykorzystuje nanosheety, czyli warstwowe kanały tranzystorów, i układa je pionowo w trzech wymiarach. Do połączenia poszczególnych warstw służy technologia łączenia wafli krzemowych, znana jako wafer bonding .
NanoStack działa jako odmiana konstrukcji CFET — komplementarnego tranzystora polowego. Tranzystory typu n i p, które w tradycyjnych układach znajdują się obok siebie, są umieszczane jeden nad drugim. Pozwala to oszczędzić miejsce na powierzchni krzemu i skrócić odległości, które muszą pokonywać sygnały elektryczne . IBM określa NanoStack mianem „uniwersalnych ram” do organizowania tranzystorów .
Firma zaprezentowała działający prototyp układu w węźle 0,7 nm. Według dostępnych opisów jest to pierwsza publiczna demonstracja funkcjonalnej logiki CMOS poniżej 1 nm .
To jeszcze nie jest chip do kupienia
Najważniejsze zastrzeżenie dotyczy etapu rozwoju. IBM podkreśla, że NanoStack pozostaje technologią badawczą. Firma przewiduje, że jej partnerzy będą mogli rozpocząć komercyjną produkcję za około pięć lat .
IBM nie prowadzi własnej produkcji układów w fabrykach typu foundry. Zamiast tego zamierza licencjonować projekt NanoStack partnerom produkcyjnym i odlewniom półprzewodników. Taki model jest zgodny z dotychczasowym sposobem komercjalizowania przez IBM przełomowych rozwiązań w dziedzinie układów scalonych . Firma nakreśliła również dalszą ścieżkę rozwoju prowadzącą w kierunku węzłów 0,1 nm, czyli 1 angstremu .
Dlaczego ma to znaczenie dla sztucznej inteligencji?
Rosnące wymagania obliczeniowe modeli AI zwiększają presję na producentów układów. Mniejszy węzeł technologiczny nie gwarantuje automatycznie proporcjonalnego wzrostu możliwości, ale większa gęstość tranzystorów i lepsze wykorzystanie pamięci mogą pomóc budować wydajniejsze akceleratory.
IBM szacuje, że akceleratory AI wykonane w technologii 7A mogłyby teoretycznie osiągać około 7000 TOPS, czyli bilionów operacji na sekundę, wobec około 1500 TOPS w przypadku obecnych wiodących węzłów. Oznaczałoby to mniej więcej 4,7-krotną różnicę, jednak jest to szacunek dla przyszłych konstrukcji, a nie pomiar gotowego produktu .
Ogłoszenie wzmacnia pozycję IBM w wyścigu do tak zwanej ery angstromowej — etapu rozwoju półprzewodników, w którym skala technologii schodzi poniżej 1 nm. Jednocześnie firma sygnalizuje ambicję rywalizacji technologicznej z liderami produkcji kontraktowej, takimi jak TSMC, Samsung i Intel .
Co należy traktować z ostrożnością?
Liczby dotyczące wydajności, zużycia energii i możliwości układów są prognozami IBM opartymi na wynikach technologii znajdującej się na etapie badań. Nie opisują parametrów procesorów dostępnych w sklepach ani produkcji masowej. Równie istotny jest pięcioletni horyzont wdrożenia oraz zależność od partnerów, którzy będą musieli przystosować projekt do rzeczywistych procesów fabrycznych.
Huiming Bu, wiceprezes IBM odpowiedzialny za globalne badania i rozwój półprzewodników, ujął to podczas prezentacji następująco: „NanoStack nie jest pojedynczą innowacją. To platforma urządzeń, która może umożliwić dalsze skalowanie przez kolejną dekadę. Przygotowujemy ją do produkcji” .
research.ibm.comIBM introduces the smallest computer chip in the world - IBM Research
storagereview.comIBM's 0.7nm Nanostack Packs Nearly 100 Billion Transistors ...
theregister.comIBM stacks up a sub-nanometer chip future - The Register
economictimes.indiatimes.comIBM unveils tech for chip smaller than 1 nanometer in AI computing push - The Economic Times