Układ Google Triggerfish: Wzmocniony TPU v9 z MediaTek, HBM4E i wsparciem dla agentów AI

Google robi kolejny krok w strategii własnych układów scalonych. Według niepotwierdzonych doniesień, amerykański gigant pracuje nad ulepszoną wersją swojego układu TPU v9, oznaczoną kryptonimem Triggerfish. Ta odświeżona konstrukcja ma sprostać wymaganiom nowej fali obciążeń AI, takich jak autonomiczni agenci i uczenie przez wzmacnianie (RL), a także pogłębia współpracę z tajwańskim producentem chipów, MediaTek.

Uwaga: Wszystkie informacje poniżej pochodzą z jednego raportu analityka Ming-Chi Kuo z TF International Securities, opublikowanego 22 czerwca 2026 roku. Google nie potwierdziło tych doniesień. Należy je traktować jako wiarygodne, ale niepotwierdzone informacje z branży.

Czym jest Triggerfish?

Triggerfish to ulepszona wersja układu Google TPU v9, oparta na istniejącej platformie Humufish. Jest to wariant v9 o zwiększonych możliwościach wnioskowania (inferencji), a nie zupełnie nowa, dziesiąta generacja (v10) . Nazwa wpisuje się w tradycję Google, które dla swoich układów TPU używa nazw ryb.

Partner projektowy: rosnąca rola MediaTek

Firma MediaTek otrzymała wyłączne zamówienie na układ Triggerfish . Zamówienie to ma jednostkową cenę o około 30% wyższą niż w przypadku bazowego układu Humufish . Analityk Kuo sugeruje, że MediaTek przejmuje więcej prac architektonicznych i integracyjnych, co oznacza przejście w kierunku projektowania na poziomie systemowym . To potwierdza pozycję MediaTek jako głównego partnera Google w generacji TPU v9.

Kluczowe ulepszenia techniczne

Triggerfish wprowadza trzy główne zmiany architektoniczne w porównaniu do obecnego TPU v9 (Humufish):

• Zwiększona pamięć SRAM na chipie: Nawet 2–3 razy więcej niż w Humufish. Dzięki temu większa część aktywnego zbioru roboczego agenta AI lub modelu RL może pozostać na chipie, redukując potrzebę sięgania do wolniejszej pamięci zewnętrznej. Przekłada się to na niższe koszty przesyłania danych i lepszą wydajność .
• Nowa pamięć HBM4E: Pamięć off-chip DRAM została ulepszona z HBM4 do najnowszej generacji HBM4E, co zapewnia wyższą przepustowość pamięci dla wnioskowania na dużą skalę .
• Dedykowany rdzeń symulacyjny: Dodano nowy, analogowy rdzeń (simulation die) zaprojektowany specjalnie z myślą o obciążeniach związanych z uczeniem przez wzmacnianie (RL) i agentami AI. Jego możliwe funkcje to lokalne zarządzanie TPU, przełączanie między trybem treningu i wnioskowania oraz współpraca w zakresie uczenia przez wzmacnianie z agentami AI .

Zmiany te bezpośrednio rozwiązują problemy tzw. „ściany CPU