TSMC bije rekordy, CEO mówi o wieloletnim deficycie chipów, a rewolucja CoPoS nadchodzi

"Możemy wyprodukować tylko tyle" – CEO nie owija w bawełnę

Podczas dorocznego zgromadzenia akcjonariuszy w Hsinchu (4 czerwca 2026 r.), prezes i dyrektor generalny C.C. Wei postanowił sprowadzić inwestorów na ziemię. Jego diagnoza jest prosta i niepokojąca dla całej branży technologicznej: globalna podaż chipów nie nadąży za popytem napędzanym przez AI przez "bardzo długi czas" .

„Pracujemy bardzo ciężko, ale popyt jest ogromny, a nasze moce są ograniczone” – powiedział wprost Wei. Według jego szacunków, zamówienia na najbardziej zaawansowane układy scalone przewyższają zdolności produkcyjne TSMC o około 25 do 30 procent . Co gorsza, ten strukturalny deficyt ma się utrzymać nawet po uruchomieniu nowych fabryk w Stanach Zjednoczonych w ciągu najbliższych kilku lat .

Ceny: stopniowe podwyżki zamiast rynkowej huśtawki

Wielu analityków zastanawiało się, czy TSMC, mając taką przewagę, nie zastosuje taktyki producentów pamięci DRAM i nie windować będzie cen przy każdej okazji. Wei jasno odciął się od takiej strategii, podkreślając, że budowanie długoterminowego zaufania klientów jest ważniejsze niż krótkotrwały skok zysków .

„To nie jest zrównoważony model. Skupiamy się na budowaniu zaufania w dłuższej perspektywie” – stwierdził, odróżniając podejście TSMC od spekulacyjnych podwyżek na rynku spotowym .

Ale uwaga – to nie oznacza, że ceny stoją w miejscu. Zapytany wprost, czy chciałby podnieść ceny, Wei odpowiedział bez ogródek: „Chciałbym to zrobić... wciąż musimy zarabiać pieniądze” . Z doniesień rynkowych wynika, że TSMC planuje w 2026 roku stopniowe podwyżki rzędu 5–10% dla najbardziej zaawansowanych procesów litograficznych, co ma zrekompensować rosnące koszty materiałów i sprzętu .

Podsumowując: TSMC nie będzie szarpać rynkiem, ale ceny za serce każdego nowoczesnego smartfona, serwera i samochodu będą piąć się w górę w przewidywalnym, stabilnym tempie.

Nadchodzi rewolucja CoPoS: Koniec ery okrągłych wafli krzemowych

Podczas gdy fabryki walczą o każdy nanometr mocy, laboratoria TSMC pracują nad technologią, która zmieni reguły gry w segmencie zaawansowanego pakowania układów scalonych. Mowa o technologii CoPoS (Chip-on-Panel-on-Substrate), która według analityka Ming-Chi Kuo ma trafić do masowej produkcji w drugiej połowie 2028 roku .

Czym jest CoPoS i dlaczego to przełom?

Od dziesięcioleci przemysł półprzewodników opiera się na okrągłych, 300-milimetrowych waflach krzemowych. CoPoS odchodzi od tego dogmatu, wprowadzając duże, prostokątne panele – na obecnym etapie o wymiarach 310 mm × 310 mm .

W uproszczeniu, architektura CoPoS opiera się na szklanym rdzeniu (substraty glass core), na który z obu stron nakładane są warstwy budulcowe ABF (Ajinomoto Build-up Film). Same układy scalone umieszczane są na powierzchni tych warstw, a za komunikację między nimi odpowiada warstwa redystrybucyjna (RDL) . Takie podejście pozwala tworzyć gigantyczne, heterogeniczne systemy, fizycznie niemożliwe do zrealizowania w obecnej technologii CoWoS.

Matematyka stoi po stronie paneli

Przejście z okrągłych wafli na kwadratowe panele to nie kosmetyka, a czysta matematyka wydajności. W przypadku wafelu 300 mm wykorzystanie powierzchni wynosi marne ~57%. W przypadku kwadratowego panelu o boku 310 mm wskaźnik ten skacze do ponad 87%, co oznacza ponad pięciokrotnie większą powierzchnię użytkową .

Ma to gigantyczne przełożenie na ekonomię produkcji chipsów AI. Dla dużego układu GPU, takiego jak Nvidia B200, jeden substrat CoWoS pozwala uzyskać około 4 jednostki. Ten sam obszar na panelu CoPoS umożliwia produkcję od 9 do nawet 16 sztuk . CoPoS jest projektowany z myślą o ultra-dużych pakietach przekraczających 9,5-krotność standardowego rozmiaru maski (reticle) – konstrukcjach tak ogromnych, że dzisiejsze narzędzia po prostu nie są w stanie ich zbudować .

Cel? Nvidia Feynman

Kto będzie pierwszym, uprzywilejowanym klientem nowej technologii? Wszystkie znaki na niebie i ziemi, w tym raporty Ming-Chi Kuo, wskazują na Nvidię. To jej architektura GPU nowej generacji, o nazwie kodowej Feynman, ma być pierwszym układem, który wykorzysta CoPoS .

Nvidia zamierza połączyć architekturę Feynman z zaawansowanym procesem technologicznym TSMC A16, którego masowa produkcja również startuje w drugiej połowie 2026 roku. Sam układ Feynman ma zadebiutować rynkowo właśnie w 2028 roku . Zapewniając sobie wczesny dostęp zarówno do węzła A16, jak i nowego pakowania CoPoS, Nvidia buduje głęboką fosę konkurencyjną na wiele lat .

Harmonogram: od Tajwanu po Arizonę

Prace nad CoPoS nabierają tempa po obu stronach Pacyfiku:

• Linia pilotażowa (Tajwan): W zakładzie Longtan, prowadzonym przez spółkę zależną VisEra, dostawy narzędzi do zespołów badawczo-rozwojowych ruszyły w lutym 2026 r. Linia pilotażowa ma być w pełni gotowa do czerwca 2026 r. . Produkcja testowa spodziewana jest na przełomie 2026 i 2027 roku.
• Masowa produkcja (Tajwan): Pełnoskalowa produkcja w nowym zakładzie w Chiayi ma ruszyć między drugą połową 2028 a 2029 rokiem .
• Ekspansja w USA: TSMC planuje również dedykowany zakład pakowania CoPoS w Arizonie. Przygotowania do produkcji mają zakończyć się pod koniec 2027 roku, a właściwe moce ruszą w 2029 r. To strategiczny ruch mający na celu zamknięcie całego łańcucha dostaw AI na terenie Stanów Zjednoczonych, od projektu po finalny produkt .