Jak Kirin 9050 Pro wykorzystuje technologię LogicFolding Huawei

Huawei przedstawia Kirin 9050 Pro jako pierwszy komercyjny procesor smartfonowy wykorzystujący LogicFolding — technikę pionowej integracji związaną z jej własnym prawem skalowania Tau (τ). Nie oznacza to porzucenia miniaturyzacji litograficznej. Chodzi raczej o poprawę wydajności przez skracanie czasu, w którym sygnały przemieszczają się wewnątrz układu. 1718

Od miniaturyzacji geometrii do redukcji τ

Tradycyjne skalowanie chipów opiera się przede wszystkim na zmniejszaniu bocznych wymiarów tranzystorów. Prawo Tau Scaling, przedstawione przez Huawei podczas IEEE ISCAS 2026, jako główny cel stawia systematyczne obniżanie charakterystycznego czasu opóźnienia τ na poziomie urządzenia, obwodu, chipu i całego systemu. 1819

Na poziomie obwodu realizacją tej idei ma być LogicFolding. Zamiast rozciągać krytyczne jednostki tylko w jednej płaszczyźnie krzemu, Huawei rozmieszcza wybrane fragmenty logiki w warstwach i łączy je pionowo. Krótsze przewody mogą ograniczyć rezystancję oraz pasożytnicze obciążenia pojemnościowe na krytycznej ścieżce, a więc także opóźnienie, które podejście Tau ma redukować. 1819

Co oznacza pionowe układanie warstw w Kirin 9050 Pro

Doniesienia o Kirin 9050 Pro opisują konstrukcję z dwoma aktywnymi matrycami ułożonymi pionowo i pionowymi połączeniami o rastrze około 1,5 µm. Sens takiego rozwiązania jest prosty: funkcje, które często wymieniają dane, można umieścić bliżej siebie, zamiast łączyć je dłuższymi ścieżkami biegnącymi po powierzchni układu.

Według Huawei i powiązanych relacji ścieżki dla szybkich sieci wewnętrznych mają być krótsze o około 55%. Nie oznacza to automatycznie przejścia na „mniejszy proces technologiczny”. To metoda architektoniczna i pakietowania, która wykorzystuje trzeci wymiar, aby poprawić gęstość oraz opóźnienia. Oficjalny opis Huawei potwierdza, że LogicFolding rozkłada wybrane obszary logiki na pionowych poziomach, by zwiększać gęstość, wydajność i efektywność energetyczną. 1718

Liczby deklarowane przez Huawei

W opisywanych danych gęstość tranzystorów ma wzrosnąć z około 155 do 238 mln tranzystorów na mm², czyli o około 54%, a częstotliwość SRAM — o ponad 40%. Raportowano również spadek poboru energii w kluczowych obciążeniach: o około 66% dla NPU, 58% dla GPU i 41% dla wydajnego rdzenia CPU. 16

Te wartości należy traktować jako deklaracje Huawei lub informacje oparte na danych firmy, a nie jako niezależnie powtórzone wyniki. W komunikacji produktowej pojawia się też twierdzenie o 42-procentowym wzroście całkowitej wydajności urządzenia względem poprzednika, a według relacji rdzenie wydajnościowe pracują z taktowaniem 3,1 GHz. 613

Huawei łączy ten układ m.in. ze sprzętowym ray tracingiem w GPU oraz obsługą multimodalnych modeli mixture-of-experts (MoE) działających lokalnie na urządzeniu w NPU. Mate XT 2 korzysta z HarmonyOS 7.0, co ma znaczenie, ponieważ kompilator, środowisko uruchomieniowe i zarządzanie pamięcią decydują o tym, czy zyski wynikające z krótszych ścieżek sygnałowych przełożą się na realne działanie aplikacji. 120

Największe wyzwanie 3D: ciepło

Pionowa integracja ma oczywistą wadę: odprowadzanie ciepła staje się trudniejsze, gdy aktywne obwody znajdują się na większej liczbie poziomów. Podejście przypisywane Huawei to podział bloków uwzględniający termikę — tak, aby najgorętsze operacje nie nakładały się na siebie w tym samym miejscu i czasie oraz nie tworzyły lokalnych hotspotów.

Doniesienia o nieco niższej gęstości mocy lub chłodniejszej pracy nie pozwalają jeszcze na definitywną ocenę. W przypadku takiej architektury zachowanie temperatury podczas długiego, mieszanego obciążenia będzie równie ważne jak wynik krótkiego benchmarku.

Mate XT 2 jest ważny, ale nie jest celem końcowym

Kirin 9050 Pro debiutuje w Mate XT 2, który Huawei wskazuje jako pierwsze komercyjne urządzenie z LogicFolding. 17 To istotniejsze niż pojedynczy parametr telefonu: koncepcja Tau Scaling wychodzi poza prezentację architektury i trafia do produktu, który trzeba masowo wytwarzać, testować i utrzymać w niezawodnej pracy.

Szersza obietnica dotyczy ponownego wykorzystania tego podejścia w przyszłych chipach i systemach. O powodzeniu nie przesądzi jednak wyłącznie gęstość tranzystorów.

Co powinny zweryfikować niezależne testy

Pełna ocena LogicFolding wymaga analizy rozebranego układu i pomiarów, których obecnie brakuje. Najważniejsze pytania to:

1. Opóźnienie i przepustowość połączeń pionowych: teoretycznie krótsze ścieżki muszą sprawdzić się przy rzeczywistym ruchu danych.
2. Uzysk produkcyjny, koszt i testowalność: dwie aktywne matryce oraz gęste połączenia podnoszą wymagania produkcyjne i testowe.
3. Niezawodność pakietu: pionowe połączenia muszą wytrzymać cykle termiczne oraz wieloletnie użytkowanie.
4. Wydajność ciągła i temperatura: CPU, GPU i NPU należy zbadać pod długotrwałym obciążeniem, nie tylko w krótkich testach.

LogicFolding jest więc strategią skalowania przez pakietowanie, architekturę i oprogramowanie: przenosi często komunikującą się logikę bliżej siebie w trzech wymiarach, a resztę systemu optymalizuje wokół takiej geometrii. Kirin 9050 Pro to pierwszy publiczny, komercyjny sprawdzian tej koncepcji. Jej rzeczywistą wartość pokażą dopiero niezależne pomiary opóźnień, poboru mocy, temperatur i efektywności produkcji.