AnswersPublished20 sources
Kirin 2026 ma być gęstszy i oszczędniejszy. Dane Huawei nie zamykają jednak debaty o cieple
Huawei deklaruje wzrost gęstości tranzystorów o około 55% oraz spadek poboru mocy przy tej samej wydajności: o 66% dla NPU, 58% dla GPU i 41% dla wydajnego rdzenia CPU. Przy 29 TOPS moduł NPU miał pracować z zegarem niższym o 63%, przy napięciu obniżonym z 0,85 V do 0,55 V i gęstości mocy mniejszej o około 73%.
Opublikowane przezEdytowane za pomocą GPT-5.6 TerraObrazy wygenerowane za pomocą GPT Image 2
Research answer
Key takeaways
- Huawei deklaruje wzrost gęstości tranzystorów o około 55% oraz spadek poboru mocy przy tej samej wydajności: o 66% dla NPU, 58% dla GPU i 41% dla wydajnego rdzenia CPU.
- Przy 29 TOPS moduł NPU miał pracować z zegarem niższym o 63%, przy napięciu obniżonym z 0,85 V do 0,55 V i gęstości mocy mniejszej o około 73%.
- Przypadek DSP studzi optymizm: całkowity pobór mocy miał spaść o 25%, lecz gęstość mocy wzrosła o 24%, co oznacza większe ryzyko lokalnych hotspotów.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: How does He Tingbo’s September 2026 ChinaXiv paper on shipping-path Huawei Kirin 2026 silicon use measured results to support the Tau (τ) Sc. Article summary: The paper’s central empirical claim is not that stacking automatically cools logic, but that, in this implementation, folding reduced enough wiring and clock-distribution energy to more than offset higher device density.. Topic tags: general, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, char
Huawei przedstawia Kirina 2026 jako pierwszy praktyczny sprawdzian swojej koncepcji τ (tau) Scaling. Kluczowe twierdzenie nie brzmi: „ułożenie logiki w pionie samo chłodzi układ”. Chodzi raczej o to, że architektura LogicFolding może na tyle skrócić drogi sygnałów i ograniczyć koszt dystrybucji zegara, by gęstszy chip wykonał tę samą pracę przy mniejszym poborze mocy.
To ważne rozróżnienie. Opublikowane wyniki są pomiarami przedstawionymi przez Huawei w preprincie, a nie niezależną, pełną certyfikacją termiczną gotowego pakietu układu. 1
4
Co zmierzono: więcej tranzystorów, mniej energii przy tej samej wydajności
Według Huawei gęstość tranzystorów w Kirinie 2026 wzrosła z około 155 mln do 238 mln tranzystorów na mm², czyli o blisko 55% względem wcześniejszego projektu planarnego. W porównaniach przy dopasowanej wydajności firma podaje spadek poboru mocy o: 1
2
- 66% w NPU — bloku obliczeń AI,
- 58% w GPU,
- 41% w wydajnym rdzeniu CPU.
To bezpośrednio podważa prostą tezę, że większa ilość logiki 3D musi automatycznie oznaczać wyższą temperaturę. Jeżeli ten sam konkretny workload jest realizowany przy niższej mocy, układ ma mniej energii do odprowadzenia. Nie oznacza to jednak, że każdy scenariusz użycia, każde opakowanie układu ani każdy lokalny hotspot będą chłodniejsze. 1
6
Dlaczego NPU zyskuje najwięcej
Przy tej samej wydajności 29 TOPS Huawei podaje, że NPU Kirina 2026 mogło pracować z częstotliwością zegara niższą o 63%, a napięcie obniżono z 0,85 V do 0,55 V. Gęstość mocy miała przy tym spaść o około 73%. W trybie nastawionym na maksymalną wydajność NPU ma osiągać do 70 TOPS. 1
20
Mechanizm jest intuicyjny: skrócenie ścieżki krytycznej daje projektantom zapas czasowy. Można go wykorzystać do obniżenia częstotliwości, a przede wszystkim napięcia, bez utraty wymaganej przepustowości. Ponieważ dynamiczny pobór mocy silnie zależy od napięcia i częstotliwości, połączenie obu zmian może wyraźnie poprawić efektywność energetyczną.
Wynik 70 TOPS pokazuje jednak drugą stronę tego samego mechanizmu. Zapas czasowy można przeznaczyć nie na oszczędzanie energii, lecz na wyższą wydajność. τ Scaling nie jest więc automatycznym prawem obniżającym pobór mocy.
GPU i CPU: dlaczego korzyści nie są identyczne
Dla GPU Huawei raportuje utrzymanie 61 kl./s przy napięciu niższym o około 200 mV oraz spadek poboru mocy o 58% przy porównywalnej wydajności. 3
21
NPU i GPU są silnie równoległe, a także intensywnie korzystają z przesyłania danych i dystrybucji zegara. Mogą więc szczególnie skorzystać na skróceniu wielu długich połączeń. Wydajny rdzeń CPU ma natomiast bardziej złożone zależności sterowania, pamięci podręczne oraz ograniczenia opóźnień. To rozsądne techniczne wyjaśnienie, dlaczego deklarowany zysk dla CPU — 41% — jest mniejszy, lecz nie stanowi niezależnie potwierdzonej analizy przyczynowej wyników Huawei. 1
Na czym polega LogicFolding
W podejściu LogicFolding fragmenty układu, które normalnie leżałyby na jednej płaszczyźnie, są rozdzielane między aktywne warstwy pionowe i łączone techniką hybrid bonding. Wybrane długie ścieżki poziome można w ten sposób zastąpić krótkimi połączeniami pionowymi.
Huawei definiuje τ jako czas propagacji sygnału na ścieżce krytycznej, a LogicFolding jako metodę kompresowania tego opóźnienia. 1
4
Według opisu w pracy długość połączeń w „złożonych” ścieżkach spada typowo o 20%, a na ścieżkach krytycznych nawet o 70%. W jednym z analizowanych bloków długość okablowania zegara zmniejszono o 28%, a liczbę buforów zegarowych zredukowano z około 43 600 do 19 000. 1
Znaczenie ma nie tylko szybkość. Krótsze przewody i mniejsza liczba buforów oznaczają mniejszą pojemność do ładowania i rozładowywania, a więc potencjalnie niższe zużycie energii przez połączenia i sieć zegarową. Tą drogą Huawei łączy skrócenie ścieżek krytycznych z możliwością obniżenia napięcia oraz poboru mocy.
Podawany odstęp połączeń hybrydowych (pitch) wynoszący 1,5 µm i około 50 mln pionowych połączeń sugerują bardzo drobnoziarnistą integrację, a nie zwykłe ułożenie osobnych chipów jeden na drugim. Dalsze zmniejszanie pitchu mogłoby teoretycznie przenieść więcej połączeń do pionu, ale jednocześnie zwiększa trudność produkcji i projektowania. 14
DSP: mniej watów, ale większa gęstość mocy
Najważniejszym zastrzeżeniem wobec optymistycznej interpretacji danych jest DSP. Wczesna implementacja folded miała zmniejszyć całkowity pobór mocy o 25%, ale równocześnie zwiększyć gęstość mocy o 24%, ponieważ powierzchnia układu skurczyła się szybciej niż zużycie energii. 20
22
To rozdziela dwie często mylone miary:
- całkowity pobór mocy — ile watów zużywa blok,
- gęstość mocy — ile watów przypada na jednostkę powierzchni.
Druga wartość ma zasadnicze znaczenie dla lokalnych hotspotów i ograniczeń termicznych. Huawei wskazuje dla DSP Kirina 2027 spadek poboru mocy o 47% oraz gęstość mocy niższą od planarnego punktu odniesienia. Należy to jednak traktować jako późniejszy deklarowany wynik lub cel, a nie potwierdzenie dla Kirina 2026. 20
25
Co dane potwierdzają, a czego nie
Dostępne informacje wspierają konkretną hipotezę: w tej implementacji i w badanych workloadach przy tej samej wydajności zmiana topologii połączeń umożliwiła jednocześnie zwiększenie gęstości oraz obniżenie poboru mocy w istotnych blokach. To wskazuje potencjalną drogę do poprawy po epoce klasycznego prawa Moore’a, bez natychmiastowej zmiany procesu litograficznego. 1
4
Nie dowodzą jednak, że:
- każda konstrukcja logiki 3D będzie pobierała mniej energii albo będzie chłodniejsza,
- niższy pobór mocy bloku zastępuje pełną ocenę termiczną całego pakietu,
- korzyści pozostaną takie same w długotrwałych obciążeniach, przy innych temperaturach otoczenia i innych ustawieniach zegara,
- przejście do jeszcze mniejszych odstępów łączenia zachowa akceptowalny uzysk produkcyjny i koszt.
Huawei proponuje traktować τ jako podstawową zmienną projektową, obok samego zmniejszania geometrii tranzystorów. Krótszy czas propagacji daje więcej wyboru między energooszczędnością a wydajnością. Jeśli jednak cały uzyskany zapas czasowy zostanie wydany na wyższe taktowanie, zysk energetyczny i termiczny może się zmniejszyć, a nawet zniknąć.
Pozostają też trudne problemy inżynieryjne: odkształcanie wafli, precyzyjne wyrównanie warstw, wpływ defektów na uzysk przy mniejszym pitchu, zasilanie, integralność sygnału oraz narzędzia EDA, które muszą równocześnie optymalizować ograniczenia termiczne, elektryczne i fizyczne. Kirin 2026 jest więc ciekawą przesłanką, że integrację 3D można wykorzystać dla lepszej efektywności energetycznej — nie ostatecznym dowodem, że problem ciepła w logice 3D został rozwiązany. 1
6
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "Kirin 2026 ma być gęstszy i oszczędniejszy. Dane Huawei nie zamykają jednak debaty o cieple"?
Huawei deklaruje wzrost gęstości tranzystorów o około 55% oraz spadek poboru mocy przy tej samej wydajności: o 66% dla NPU, 58% dla GPU i 41% dla wydajnego rdzenia CPU.
What are the key points to validate first?
Huawei deklaruje wzrost gęstości tranzystorów o około 55% oraz spadek poboru mocy przy tej samej wydajności: o 66% dla NPU, 58% dla GPU i 41% dla wydajnego rdzenia CPU. Przy 29 TOPS moduł NPU miał pracować z zegarem niższym o 63%, przy napięciu obniżonym z 0,85 V do 0,55 V i gęstości mocy mniejszej o około 73%.
What should I do next in practice?
Przypadek DSP studzi optymizm: całkowity pobór mocy miał spaść o 25%, lecz gęstość mocy wzrosła o 24%, co oznacza większe ryzyko lokalnych hotspotów.
Sources
arxiv.orgHuawei's 𝜏 Chip Was Supposed to Melt? - arXiv
huawei.comHUAWEI Presents the Tau (τ) Scaling Law, Enabling ...
trendforce.com[News] Huawei Addresses Tau Scaling Heat Concerns as Kirin 2026 Tests Show ~55% Higher Density but Lower Power
en.sedaily.comHuawei Rebuts Overheating Doubts Over Tau Scaling Law Chips