AnswersPublished21 sources
Samsung V10 BV-NAND forklart: Over 400 lag og en ny bundet wafer-arkitektur
Samsung oppga 31. august 2026 at prototypen V10 BV NAND har over 400 ordlinjer, mer enn 58 prosent høyere bitetetthet, I/O hastigheter over 4,8 Gbps og over 25 prosent lavere strømforbruk enn V9.
Publisert avRedigert med GPT-5.6 LunaBilder generert med GPT Image 1.5
Research answer
Key takeaways
- Samsung oppga 31. august 2026 at prototypen V10 BV NAND har over 400 ordlinjer, mer enn 58 prosent høyere bitetetthet, I/O hastigheter over 4,8 Gbps og over 25 prosent lavere strømforbruk enn V9.
- Kjernen i designet er at minnecellelaget og periferikretsene produseres på separate wafere og deretter bindes sammen.
- V10 er ment for kapasitetsrik og energieffektiv lagring i AI datasentre, men konkrete datoer for masseproduksjon, 11.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung V10 Bonding V-NAND, eller BV-NAND, er en 10. generasjon 3D NAND-teknologi basert på wafer-bonding og en struktur med mer enn 400 ordlinjer. Samsung presenterer den som lagring for AI-æraen – systemer som trenger høy kapasitet, rask dataflytting og lavere energibruk. 1
2
I detaljene selskapet publiserte 31. august, oppgis forbedringer på mer enn 58 prosent høyere bitetetthet sammenlignet med V9. I/O-hastigheten skal være over 4,8 Gbps, altså mer enn 33 prosent høyere, mens strømforbruket skal være redusert med over 25 prosent. 2
8
Slik kommer Samsung over 400 lag
Det handler ikke bare om å gjøre én og samme minnestabel stadig høyere. Samsung opplyser at V10 bruker en trestacks HARC Merge-prosess. Minnecellene deles i tre separate stakkseksjoner som produseres hver for seg og kobles sammen vertikalt. I tillegg brukes teknikkene Multi Hole og Zero Dummy Hole for å håndtere prosessutfordringene ved svært mange lag. 13
17
Dette er viktig fordi høyere NAND-tetthet også gjør produksjonen vanskeligere. Når stakkene blir høyere, øker kravene til blant annet produksjon, innretting og elektrisk ytelse. Ved å dele strukturen i flere seksjoner får Samsung en måte å bygge videre i høyden på, samtidig som selskapet kan håndtere noen av begrensningene i prosessen.
Kildene dokumenterer trestacksstrukturen og de tilhørende teknikkene, men gir ikke en fullstendig beskrivelse av hvert enkelt produksjonstrinn.
Hva wafer-bonding gjør
I V10 skilles selve NAND-cellematrisen fra periferikretsene – ofte omtalt som «Peri». Samsung produserer disse delene på separate wafere og binder dem deretter sammen. På den måten kan minnecellene og kontrollkretsene utvikles og optimaliseres hver for seg før de kombineres. 2
5
12
Fordelen er at Samsung ikke trenger å basere hele tetthets- og ytelsesløftet på å gjøre én enkelt waferstabel enda høyere. Selskapet sier også at den bundne arkitekturen gjør det mulig å bruke periferikretser med høyere ytelse. Det skal bidra til forbedringene i dataoverføring og energieffektivitet som er oppgitt for V10. 2
13
Hva betyr «full capping»?
I omtalen som er tilgjengelig, beskrives «full capping» som en layout der den nedre brikken med periferikretser tilpasses fotavtrykket til den øvre brikken med minnecellematrisen, i stedet for å stikke utenfor den. Det kan bidra til å holde både brikke- og pakkearealet effektivt, samtidig som fordelene ved separat produserte celle- og perifer wafere beholdes.
Det er likevel grunn til å være presis. Samsungs primærmateriale og de tilgjengelige utdragene støtter tydelig arkitekturen med separate wafere og wafer-bonding, men dokumenterer ikke uavhengig alle de mer detaljerte geometriske aspektene ved begrepet «full capping» eller den nøyaktige løsningen for å matche fotavtrykkene. Den overordnede arkitekturen er altså offentliggjort, mens den konkrete layouttolkningen bør behandles med varsomhet.
Samsungs oppgitte forbedringer over V9
Samsungs sammenligning med niende generasjon V-NAND er som følger:
- Bitetetthet: mer enn 58 prosent høyere.
- I/O-hastighet: over 4,8 Gbps, en forbedring på mer enn 33 prosent.
- Strømforbruk: mer enn 25 prosent lavere.
2
8
17
Høyere bitetetthet kan gjøre det mulig å tilby mer lagringskapasitet innenfor omtrent samme fysiske område. Samsung har koblet V10 til fremtidige SSD-design med høy kapasitet, blant annet løsninger på opptil 128 TB og neste generasjon PCIe Gen7-SSD-er, ifølge omtale av selskapets planer. 13
Tallene er Samsungs egne ytelsespåstander, ikke resultater fra uavhengige tester. Materialet som foreligger, viser heller ikke hvordan forbedringene vil slå ut i bestemte SSD-produkter, arbeidsbelastninger eller kombinasjoner av kontroller og fastvare.
Hvorfor AI-datasentre trenger mer NAND-lagring
AI-datasentre må lagre store mengder treningsdata, modellkontrollpunkter og andre dataintensive arbeidssett. NAND kan ikke erstatte DRAM med høy båndbredde, men kan fylle den mer kapasitetsorienterte lagringsrollen der tetthet og energibruk er viktige faktorer.
Samsung presenterte V10 som en del av en bredere strategi for AI-minne, sammen med zHBM og zNAND-O. Selskapet beskriver zHBM som et konsept der minne med høy båndbredde plasseres nærmere eller vertikalt over en AI-akselerator. zNAND-O er på sin side et høyytelses-NAND-konsept som utvikles i varianter med fire og åtte lag. 5
6
7
Fellesnevneren er vertikal integrasjon: Tredimensjonale minne- eller pakkeformer skal bidra til å håndtere begrensninger knyttet til plass, båndbredde, strømforbruk og varme. V10 er den lagringsorienterte delen av porteføljen. zHBM og zNAND-O omtales i materialet som konsepter eller utviklingsarkitekturer, ikke som produkter med bekreftede produksjonsplaner. 1
6
7
Ingen bekreftet lanseringsdato ennå
Samsung viste frem V10 som en prototype og neste generasjons teknologi på Future of Memory and Storage-konferansen i 2026. Intervjuet fra 31. august og den øvrige tilgjengelige omtalen oppgir ingen fast dato for masseproduksjon eller leveranser. 1
2
Det betyr at flere av de mer vidtrekkende veikartpåstandene ikke bør fremstilles som bekreftede planer. Materialet underbygger ikke en endelig tidsplan for kommersialisering av V10, en lansering av 11. generasjon NAND i 2027 eller et mål om 1 000 lag innen 2030. Tidligere rapporter har omtalt et mål på 1 000 lag, men slike rapporter er ikke det samme som en bekreftet tidsplan fra Samsung. 25
26
Den sikreste konklusjonen er derfor mer avgrenset: V10 viser hvordan Samsung vil gå forbi 400 NAND-lag ved å kombinere en trestacks cellestruktur med bundne wafere for minneceller og periferikretser. Selskapet hevder samtidig betydelige forbedringer i tetthet, I/O og energieffektivitet. Når teknologien faktisk blir tilgjengelig i kommersielle SSD-er – og hvor raskt nye V-NAND-generasjoner vil følge – er fortsatt uavklart.
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "Samsung V10 BV-NAND forklart: Over 400 lag og en ny bundet wafer-arkitektur"?
Samsung oppga 31. august 2026 at prototypen V10 BV NAND har over 400 ordlinjer, mer enn 58 prosent høyere bitetetthet, I/O hastigheter over 4,8 Gbps og over 25 prosent lavere strømforbruk enn V9.
What are the key points to validate first?
Samsung oppga 31. august 2026 at prototypen V10 BV NAND har over 400 ordlinjer, mer enn 58 prosent høyere bitetetthet, I/O hastigheter over 4,8 Gbps og over 25 prosent lavere strømforbruk enn V9. Kjernen i designet er at minnecellelaget og periferikretsene produseres på separate wafere og deretter bindes sammen.
What should I do next in practice?
V10 er ment for kapasitetsrik og energieffektiv lagring i AI datasentre, men konkrete datoer for masseproduksjon, 11.