TSMC CoWoS når 99 % utbytte – AI-flaskehalsen flytter til HBM og ABF-substrater

På OCP APAC Summit 11. august 2026 la TSMCs visepresident for avansert emballasjeteknologi og -tjenester, Jun He (何軍), frem selskapets nyeste CoWoS-status, utbyttedata, forsyningsflaskehalser og et flerårig veikart for retikkelstørrelse. Her er en gjennomgang av de viktigste områdene.

Utbytte: 5,5x retikkel CoWoS på 98–99 %

TSMCs 5,5x retikkel CoWoS (verdens største chip-on-wafer-on-substrate-pakke i høyvolumsproduksjon) har oppnådd utbytte på over 98 % på tvers av flere AI-kundeprodukter, og noen når så høyt som 99 % . 99 %-tallet gjelder spesifikke, optimaliserte produkter; selskapet karakteriserer den generelle produksjonsbasen som "stabilt over 98 %" . Dette er en betydelig teknisk milepæl – CoWoS er nå i høyvolumsproduksjon (HVM) med utbytte nær monolitisk klasse, til tross for sin store multi-die-, multi-HBM-stabel-konfigurasjon.

Gjenstående forsyningsbegrensninger: Minne og ABF-substrater

Jun He påpekte tydelig at flaskehalsen flytter seg oppover i forsyningskjeden bort fra TSMCs egen CoWoS-kapasitet:

• HBM-minne: HBM-forsyning er i praksis utsolgt gjennom 2026 hos alle tre store DRAM-leverandørene (SK hynix, Samsung, Micron) . Det er også ekstra utbytterisiko på HBM4E 12-stabel, med bransjerykter om at noen kunder kan falle tilbake på 8-stabel-konfigurasjoner, noe som reduserer effektivt minne per pakke med omtrent 33 % .
• ABF (Ajinomoto Build-up Film)-substrater: ABF-substrater forblir den kritiske flaskehalsen for høy-lags flip-chip-pakker. TSMCs CoWoS-kapasitet er fullbooket gjennom 2026 og langt inn i 2027, med ledetider på 52–78 uker for AI-emballasjeordrer . Utilstrekkelig ABF-substratforsyning er en stor strukturell begrensning som avgjør hvor mange pakker TSMC kan sende, uavhengig av tilgjengeligheten på CoWoS-linjene .

Skaleringsplaner: Fra 5,5x til 14x retikkel innen 2028–2029

TSMC presenterte et aggressivt veikart for retikkelstørrelse med en frekvens på omtrent "én generasjon per år":

Milepæl	Retikkelstørrelse	Omtrentlig pakkeareal	Tidslinje
Nåværende HVM	5,5x	~4 720 mm²	Nå (2026)
Neste trinn	9,5x	~8 150 mm²	2027
Mål	14x	~12 000 mm²	2028–2029

14x retikkel CoWoS forventes å integrere omtrent 10 store compute-dies og 20 HBM-minnestabler i én enkelt pakke, og dermed gjøre pakken om til et systemnivå-beregningssubstrat . Noen kilder oppgir 2028 for 14x retikkel, mens andre (inkludert Jun Hes presentasjon) viser til 2029 for kommersiell produksjon. Avviket skyldes sannsynligvis en tape-out i 2028 / volumo-oppramp i 2029 .

Viktige tekniske utfordringer for skalering

Skalering til 14x retikkel (og utover) introduserer flere fysiske og prosessmessige hindringer:

• Krumning/mekanisk stress: Større pakkeareal skaper betydelig bøying og stress på tvers av interposer, substrat og die-stabel, noe som krever avanserte materialer og prosesskontroll .
• Signalintegritet og tilkoblingstetthet: Å opprettholde høy båndbredde og lav latens på tvers av et 3× større fotavtrykk krever fremskritt innen mikro-kuler, silisium-viagjennomføringer (TSVer) og omfordelingslag .
• Strømforsyning og termisk styring: En 14x-pakke med omtrent 10 store compute-dies pluss 20 HBM-stabler vil trekke ekstremt høy effekt, noe som krever nye kjøleløsninger og strømdistribusjonsnettverk .
• Litografisøm: Pakker som er større enn et enkelt retikkelfotografi krever presis søm på tvers av flere bilder, en viktig produksjonsutfordring for utbytte i stor skala .
• Substratilgjengelighet: Større pakker krever større ABF-substrater med høyere lagantall – den komponenten som allerede er i kortest forsyning .

TSMC mener wafer-nivå CoWoS (snarere enn panel-nivå emballasje) fortsatt er den beste veien for disse aller største tilkoblingene, ettersom panel-nivå-teknologier ennå ikke kan matche CoWoS' tilkoblingstetthet .

Konkurranseposisjonering vs. Intel

TSMCs avsløringer på OCP APAC står i direkte kontrast til Intels emballasjesatsing:

• Utbyttegap: Flere bransjekilder rapporterer at Intels konkurrerende EMIB-T (Embedded Multi-Die Interconnect Bridge)-emballasjeteknologi fortsatt jakter på 90 % utbytte, mens TSMCs CoWoS allerede har passert 98 % i HVM . Dette er et utbyttegap på 8+ prosentpoeng i stor skala.
• Veikart for retikkelstørrelse: TSMC sikter mot 14x retikkel (~12 000 mm²) innen 2028–2029. Intel har offentlig lovet en 12x retikkel-pakke på en lignende tidslinje, noe som gir TSMC omtrent 15–20 % større målareal .
• Kapasitet og økosystem: TSMC utvidet CoWoS-kapasiteten med 106 % i 2025 og har økt CapEx for 2026 til rekordhøye $60–64 milliarder, delvis for å finansiere ytterligere emballasjeutvidelse . CoWoS-kapasiteten er utsolgt gjennom 2027, noe som betyr at TSMCs kunder (Nvidia, AMD, Broadcom, osv.) er låst fast i TSMCs emballasjeøkosystem – en strukturell forsvarsvoll .
• Intels posisjon: Intels foundry-emballasjevirksomhet (inkludert EMIB-T) er fortsatt i utbytteopptrappingsfasen og har ennå ikke oppnådd sammenlignbar produksjonsskala. Utbytte- og kapasitetsgapet betyr at TSMC forblir den dominerende leverandøren av avansert emballasje for avanserte AI-akseleratorer i overskuelig fremtid.

Bunnlinjen

TSMCs 5,5x retikkel CoWoS har oppnådd 98–99 % HVM-utbytte, noe som flytter AI-brikkenes forsyningsflaskehals bort fra TSMCs egne emballasjelinjer og over mot HBM-minne og ABF-substratforsyning. Selskapet planlegger skalering til 14x retikkel (~12 000 mm²) innen 2028–2029, med kapasitet til å integrere omtrent 10 compute-dies og 20 HBM-stabler – men står overfor betydelige mekaniske, termiske og substratutfordringer. Sammenlignet med Intels EMIB-T (estimert til ~90 % utbytte), har TSMC en kommanderende utbytte-, skala- og kapasitetsledelse innen avansert emballasje for AI.