Hva skal Feynman endre?

Rubin-generasjonen bygger på integrasjon av flere chiplets – mindre separate brikker i samme pakke – sammen med HBM, altså minne med svært høy båndbredde. Feynman skal ifølge rapportene ta dette et steg videre gjennom mer omfattende 3D-chiplets og TSMCs SoIC-teknologi for vertikal stabling. Plattformen skal også kombineres med tilpasset HBM og co-packaged optics, eller CPO.

Den rapporterte prosessløsningen er TSMCs A16, som i dekningen beskrives som en forbedret 2-nanometerklasse eller 1,6-nanometerklasse-prosess. Feynman skal dermed angivelig hoppe over N2-familien i stedet for å bruke den som et mellomsteg.

En slik kombinasjon kan gi høyere tetthet og gjøre det lettere å håndtere strømforbruk og signalintegritet i svært store AI-klynger. Kildene inneholder imidlertid ingen verifiserte, endelige ytelsestall. Påstander om nøyaktig båndbredde eller ytelse bør derfor ikke behandles som bekreftede produktspesifikasjoner.

TSMC må levere mer enn avanserte wafere

Feynmans rapporterte krav handler om langt mer enn flere produksjonsstarter på den mest avanserte logikken. TSMC må koordinere flere deler av produksjonskjeden samtidig:

• A16-logikk: TSMC må få A16 opp på de utbytte- og volumnivåene som kreves for en Nvidia-plattform i stor skala. Rapporter peker på A16 som den forventede teknologien, men kundefordeling og endelige produksjonsdetaljer er ikke bekreftet.
• SoIC 3D-integrasjon: Flere vertikalt stablede chiplets krever langt høyere SoIC-gjennomstrømning, i tillegg til presis binding, testing, varmehåndtering og kontroll av produksjonsutbyttet.
• HBM og 2,5D-pakking: Plattformen ventes å kombinere 3D-integrasjon med HBM og avanserte pakkeflyter som CoWoS eller etterfølgere av denne teknologien. Rapportene fastslår ikke hvordan Feynmans endelige pakke skal se ut.
• CPO-produksjon: Optiske motorer og svitsjesilisium må integreres og testes som et driftssikkert masseprodukt, ikke bare som en begrenset demonstrasjon. TSMC skal være involvert i silisiumfotoni- og pakkeleddet for Nvidias CPO-produkter.

Den strategiske konsekvensen er at pakke- og monteringskapasitet kan bli like viktig for Nvidias veikart som transistorproduksjon. En fabrikk kan lage avansert logikk, men et komplett AI-system er avhengig av at brikker, minne og optiske forbindelser settes sammen med akseptabelt utbytte, varmeutvikling og strømforbruk.

SoIC-kapasiteten skal etter planen øke kraftig

Rapporter fra leverandørkjeden beskriver en kraftig opptrapping av TSMCs SoIC-planer. Tidligere mål som er omtalt, var omtrent 10 000–15 000 SoIC-wafere per måned i løpet av 2026, med en økning til 20 000 wafere per måned ved utgangen av året. Det nyeste rapporterte målet er rundt 50 000 wafere per måned ved utgangen av 2027.

Det vil i så fall være en økning på 2,5 ganger fra målet på 20 000 wafere ved utgangen av 2026 til året etter. Etterspørselen skal ikke bare komme fra Nvidia, men også fra AMD og andre kunder som trenger avansert pakking. Hele kapasiteten vil derfor ikke nødvendigvis gå til Feynman.

Tallene er rapporterte planleggingsmål, ikke bekreftede Nvidia-reservasjoner. De beskriver dessuten waferkapasitet – ikke antallet ferdige Feynman-systemer. Faktisk produksjon vil avhenge av brikkestørrelse, pakkedesign, produksjonsutbytte og testing lenger ned i kjeden.

AP7 og AP8 blir sentrale utbygginger

Den rapporterte utbyggingen er særlig knyttet til TSMCs AP7 i Chiayi og AP8 i Southern Taiwan Science Park i Taiwan.

AP7 er omtalt som et prosjekt med åtte faser. Ifølge rapportene er installasjonsarbeid i gang i de tidlige fasene, mens senere faser befinner seg på ulike stadier av planlegging og godkjenning. Anlegget skal kunne støtte flere avanserte pakketeknologier, blant annet SoIC, CoWoS og CPO-relatert produksjon, avhengig av kundenes behov.

AP8 er beskrevet som et prosjekt i tre faser, P1 til P3, med hovedvekt på avansert pakking som CoWoS. Offentlige rapporter gir ikke tilstrekkelig pålitelige datoer for når hver enkelt fase settes i drift til at alle byggemilepæler kan behandles som faste produksjonsfrister.

Det viktige er tidspunktet: Pakkerfabrikker og utstyr må planlegges lenge før en ny akselerator går i volumproduksjon. Hvis Feynman fortsatt har mål om andre halvår 2028, må kvalifisering og kapasitetsbeslutninger tas flere år tidligere.

Rubin og Feynman må utvikles parallelt

Overgangen blir ikke et rent generasjonsskifte der én plattform avsluttes før den neste begynner. Nvidia skal samtidig trappe opp Vera Rubin til masseproduksjon og flytte forsknings- og leverandørkjederessurser mot Feynman. Nvidias egne produktmaterialer beskriver Vera Rubin som på vei inn i full produksjon, mens bransjerapporter plasserer Feynmans mål i andre halvår 2028.

Denne overlappingen kan gi Nvidia en jevnere produktplan. Samtidig blir belastningen på TSMC og underleverandørene større. De må levere Rubin i dag, mens de kvalifiserer en ny prosess, mer kompleks pakking, optiske komponenter og nye materialer for Feynman.

Hvorfor Nvidias CPO-satsing er viktig

Nvidias Spectrum-X Ethernet Photonics gir et tidlig eksempel på retningen Feynman ifølge rapportene kan ta. Plattformen integrerer optikken direkte med svitsjens ASIC – den spesialiserte kretsen som håndterer nettverkstrafikken. Dermed blir avstanden som høyhastighetssignalene må gå gjennom elektriske forbindelser, kortere. Nvidia sier at plattformen er satt i produksjon gjennom tett utviklingssamarbeid på tvers av halvleder- og systemleverandører.

Nvidia beskriver Spectrum-X Ethernet Photonics som et CPO-system med 200 gigabit per kjørefelt og opptil 409,6 terabit per sekund i båndbredde. Produktsiden oppgir tilgjengelighet i andre halvår 2026, mens bransjerapporter har omtalt leveranser til utvalgte partnere og overgang til volumproduksjon.

Den rapporterte leverandørkjeden gir TSMC en rolle innen produksjon av silisiumfotonikk, mens Foxconn skal stå for montering av det ferdige svitsjsystemet. Andre partnere bidrar med brikkenær pakking, testing, lasere og optiske delsystemer.

CPO er viktig fordi nettverket mellom AI-akseleratorene i økende grad kan bli en begrensning. Når klyngene vokser, kan strømforbruk, båndbredde, elektrisk rekkevidde og signalintegritet begrense systemets samlede ytelse selv om selve beregningsbrikkene blir raskere. Optisk integrasjon skal løse deler av dette skaleringsproblemet, men produksjonsvolum, pålitelighet og faktisk bruk hos kunder blir avgjørende tester.

Hva betyr dette for AI-infrastruktur i 2028?

Feynmans rapporterte design peker mot en bredere endring i hvordan kapasitet for AI-maskinvare planlegges. Nvidias veikart kan påvirke TSMCs investeringer før et produkt er på markedet, fordi plattformen krever samordnet utbygging av logikk, minneintegrasjon, 3D-stabling, optisk pakking, utstyr og testing.

Tre konsekvenser skiller seg ut:

1. Avansert pakking blir en strategisk flaskehals. Det rapporterte løftet fra 20 000 til 50 000 SoIC-wafere i måneden antyder at kapasitet for 3D-integrasjon kan bli like kritisk som tilgangen på avanserte wafere.
2. Leverandørkjeden blir tettere koblet til Nvidias produktplan. Bygging av anlegg og installasjon av utstyr må fremskyndes, fordi pakke- og testkapasitet ikke kan skaleres umiddelbart etter at en ny akselerator begynner å leveres.
3. Skyleverandører må investere i komplette AI-systemer. En AI-utbygging rundt 2028 vil kreve mer enn akseleratorer: også HBM-utstyrte systemer, avanserte pakker, optiske nettverk, strømforsyning og kjøling må på plass. Dette er en slutning basert på den rapporterte teknologiretningen, ikke en offentlig prognose for skyselskapenes investeringer.

Feynman er derfor interessant som et signal om utviklingen i leverandørkjeden, ikke bare som navnet på en fremtidig brikke. Hvis rapportene stemmer, ber Nvidia TSMC om å modne A16-logikk, SoIC-stabling, HBM-integrasjon og CPO-nettverk i takt. Den neste store begrensningen kan dermed bli mindre transistoren alene – og mer industriens evne til å pakke og koble sammen enorme AI-systemer pålitelig i stor skala.

Hva skal Feynman endre?

Rubin-generasjonen bygger på integrasjon av flere chiplets – mindre separate brikker i samme pakke – sammen med HBM, altså minne med svært høy båndbredde. Feynman skal ifølge rapportene ta dette et steg videre gjennom mer omfattende 3D-chiplets og TSMCs SoIC-teknologi for vertikal stabling. Plattformen skal også kombineres med tilpasset HBM og co-packaged optics, eller CPO.

Den rapporterte prosessløsningen er TSMCs A16, som i dekningen beskrives som en forbedret 2-nanometerklasse eller 1,6-nanometerklasse-prosess. Feynman skal dermed angivelig hoppe over N2-familien i stedet for å bruke den som et mellomsteg.

En slik kombinasjon kan gi høyere tetthet og gjøre det lettere å håndtere strømforbruk og signalintegritet i svært store AI-klynger. Kildene inneholder imidlertid ingen verifiserte, endelige ytelsestall. Påstander om nøyaktig båndbredde eller ytelse bør derfor ikke behandles som bekreftede produktspesifikasjoner.

TSMC må levere mer enn avanserte wafere

Feynmans rapporterte krav handler om langt mer enn flere produksjonsstarter på den mest avanserte logikken. TSMC må koordinere flere deler av produksjonskjeden samtidig:

• A16-logikk: TSMC må få A16 opp på de utbytte- og volumnivåene som kreves for en Nvidia-plattform i stor skala. Rapporter peker på A16 som den forventede teknologien, men kundefordeling og endelige produksjonsdetaljer er ikke bekreftet.
• SoIC 3D-integrasjon: Flere vertikalt stablede chiplets krever langt høyere SoIC-gjennomstrømning, i tillegg til presis binding, testing, varmehåndtering og kontroll av produksjonsutbyttet.
• HBM og 2,5D-pakking: Plattformen ventes å kombinere 3D-integrasjon med HBM og avanserte pakkeflyter som CoWoS eller etterfølgere av denne teknologien. Rapportene fastslår ikke hvordan Feynmans endelige pakke skal se ut.
• CPO-produksjon: Optiske motorer og svitsjesilisium må integreres og testes som et driftssikkert masseprodukt, ikke bare som en begrenset demonstrasjon. TSMC skal være involvert i silisiumfotoni- og pakkeleddet for Nvidias CPO-produkter.

Den strategiske konsekvensen er at pakke- og monteringskapasitet kan bli like viktig for Nvidias veikart som transistorproduksjon. En fabrikk kan lage avansert logikk, men et komplett AI-system er avhengig av at brikker, minne og optiske forbindelser settes sammen med akseptabelt utbytte, varmeutvikling og strømforbruk.

SoIC-kapasiteten skal etter planen øke kraftig

Rapporter fra leverandørkjeden beskriver en kraftig opptrapping av TSMCs SoIC-planer. Tidligere mål som er omtalt, var omtrent 10 000–15 000 SoIC-wafere per måned i løpet av 2026, med en økning til 20 000 wafere per måned ved utgangen av året. Det nyeste rapporterte målet er rundt 50 000 wafere per måned ved utgangen av 2027.

Det vil i så fall være en økning på 2,5 ganger fra målet på 20 000 wafere ved utgangen av 2026 til året etter. Etterspørselen skal ikke bare komme fra Nvidia, men også fra AMD og andre kunder som trenger avansert pakking. Hele kapasiteten vil derfor ikke nødvendigvis gå til Feynman.

Tallene er rapporterte planleggingsmål, ikke bekreftede Nvidia-reservasjoner. De beskriver dessuten waferkapasitet – ikke antallet ferdige Feynman-systemer. Faktisk produksjon vil avhenge av brikkestørrelse, pakkedesign, produksjonsutbytte og testing lenger ned i kjeden.

AP7 og AP8 blir sentrale utbygginger

Den rapporterte utbyggingen er særlig knyttet til TSMCs AP7 i Chiayi og AP8 i Southern Taiwan Science Park i Taiwan.

AP7 er omtalt som et prosjekt med åtte faser. Ifølge rapportene er installasjonsarbeid i gang i de tidlige fasene, mens senere faser befinner seg på ulike stadier av planlegging og godkjenning. Anlegget skal kunne støtte flere avanserte pakketeknologier, blant annet SoIC, CoWoS og CPO-relatert produksjon, avhengig av kundenes behov.

AP8 er beskrevet som et prosjekt i tre faser, P1 til P3, med hovedvekt på avansert pakking som CoWoS. Offentlige rapporter gir ikke tilstrekkelig pålitelige datoer for når hver enkelt fase settes i drift til at alle byggemilepæler kan behandles som faste produksjonsfrister.

Det viktige er tidspunktet: Pakkerfabrikker og utstyr må planlegges lenge før en ny akselerator går i volumproduksjon. Hvis Feynman fortsatt har mål om andre halvår 2028, må kvalifisering og kapasitetsbeslutninger tas flere år tidligere.

Rubin og Feynman må utvikles parallelt

Overgangen blir ikke et rent generasjonsskifte der én plattform avsluttes før den neste begynner. Nvidia skal samtidig trappe opp Vera Rubin til masseproduksjon og flytte forsknings- og leverandørkjederessurser mot Feynman. Nvidias egne produktmaterialer beskriver Vera Rubin som på vei inn i full produksjon, mens bransjerapporter plasserer Feynmans mål i andre halvår 2028.

Denne overlappingen kan gi Nvidia en jevnere produktplan. Samtidig blir belastningen på TSMC og underleverandørene større. De må levere Rubin i dag, mens de kvalifiserer en ny prosess, mer kompleks pakking, optiske komponenter og nye materialer for Feynman.

Hvorfor Nvidias CPO-satsing er viktig

Nvidias Spectrum-X Ethernet Photonics gir et tidlig eksempel på retningen Feynman ifølge rapportene kan ta. Plattformen integrerer optikken direkte med svitsjens ASIC – den spesialiserte kretsen som håndterer nettverkstrafikken. Dermed blir avstanden som høyhastighetssignalene må gå gjennom elektriske forbindelser, kortere. Nvidia sier at plattformen er satt i produksjon gjennom tett utviklingssamarbeid på tvers av halvleder- og systemleverandører.

Nvidia beskriver Spectrum-X Ethernet Photonics som et CPO-system med 200 gigabit per kjørefelt og opptil 409,6 terabit per sekund i båndbredde. Produktsiden oppgir tilgjengelighet i andre halvår 2026, mens bransjerapporter har omtalt leveranser til utvalgte partnere og overgang til volumproduksjon.

Den rapporterte leverandørkjeden gir TSMC en rolle innen produksjon av silisiumfotonikk, mens Foxconn skal stå for montering av det ferdige svitsjsystemet. Andre partnere bidrar med brikkenær pakking, testing, lasere og optiske delsystemer.

CPO er viktig fordi nettverket mellom AI-akseleratorene i økende grad kan bli en begrensning. Når klyngene vokser, kan strømforbruk, båndbredde, elektrisk rekkevidde og signalintegritet begrense systemets samlede ytelse selv om selve beregningsbrikkene blir raskere. Optisk integrasjon skal løse deler av dette skaleringsproblemet, men produksjonsvolum, pålitelighet og faktisk bruk hos kunder blir avgjørende tester.

Hva betyr dette for AI-infrastruktur i 2028?

Feynmans rapporterte design peker mot en bredere endring i hvordan kapasitet for AI-maskinvare planlegges. Nvidias veikart kan påvirke TSMCs investeringer før et produkt er på markedet, fordi plattformen krever samordnet utbygging av logikk, minneintegrasjon, 3D-stabling, optisk pakking, utstyr og testing.

Tre konsekvenser skiller seg ut:

1. Avansert pakking blir en strategisk flaskehals. Det rapporterte løftet fra 20 000 til 50 000 SoIC-wafere i måneden antyder at kapasitet for 3D-integrasjon kan bli like kritisk som tilgangen på avanserte wafere.
2. Leverandørkjeden blir tettere koblet til Nvidias produktplan. Bygging av anlegg og installasjon av utstyr må fremskyndes, fordi pakke- og testkapasitet ikke kan skaleres umiddelbart etter at en ny akselerator begynner å leveres.
3. Skyleverandører må investere i komplette AI-systemer. En AI-utbygging rundt 2028 vil kreve mer enn akseleratorer: også HBM-utstyrte systemer, avanserte pakker, optiske nettverk, strømforsyning og kjøling må på plass. Dette er en slutning basert på den rapporterte teknologiretningen, ikke en offentlig prognose for skyselskapenes investeringer.

Feynman er derfor interessant som et signal om utviklingen i leverandørkjeden, ikke bare som navnet på en fremtidig brikke. Hvis rapportene stemmer, ber Nvidia TSMC om å modne A16-logikk, SoIC-stabling, HBM-integrasjon og CPO-nettverk i takt. Den neste store begrensningen kan dermed bli mindre transistoren alene – og mer industriens evne til å pakke og koble sammen enorme AI-systemer pålitelig i stor skala.