På IEEE konferansen ISCAS 2026 i Shanghai presenterte Huawei Tau (τ) Scaling Law, et rammeverk som måler fremgang ut fra hvor raskt signaler og arbeidsoppgaver beveger seg gjennom systemet. Tilnærmingen kombinerer LogicFolding med samordnet optimalisering på enhets , krets , chip og systemnivå, blant annet gjennom U...
Research answer

Create a landscape editorial hero image for this Studio Global article: What did HUAWEI announce at the 2026 IEEE International Symposium on Circuits and Systems in Shanghai through He Tingbo’s keynote “New Semic. Article summary: At ISCAS 2026 in Shanghai, He Tingbo announced Huawei’s Tau (τ) Scaling Law: a proposed successor to traditional geometry-led scaling that treats reducing signal-propagation time as the primary route to continued semicon. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Huawei brukte IEEE International Symposium on Circuits and Systems (ISCAS) 2026 i Shanghai til å presentere det selskapet kaller Tau (τ) Scaling Law. I hovedinnlegget «New Semiconductor Path in Practice» argumenterte He Tingbo for at fremtidig chiputvikling i mindre grad bør styres av hvor små transistorene er, og i større grad av hvor lang tid det tar for signaler og arbeidsoppgaver å bevege seg gjennom elektroniske systemer. 23
Forslaget er best forstått som et designrammeverk, ikke som en ny produksjonsprosess. Huawei knytter det til LogicFolding, samutvikling av programvare og maskinvare og nye teknologier for sammenkobling mellom systemkomponenter. Målet er bedre ytelse, energieffektivitet og effektiv transistortetthet når tradisjonell geometrisk skalering blir vanskeligere å opprettholde. 12
Tradisjonell geometrisk skalering måler i stor grad fremgang gjennom mindre transistorstørrelser og høyere transistortetthet. Huaweis foreslåtte τ-skalering gjør i stedet signalforsinkelse og total kjøretid til de viktigste optimaliseringsmålene. Selskapet mener at kortere forsinkelser i hele teknologistakken kan gi ytelsesgevinster selv om transistorene ikke krympes like raskt som tidligere. 235
Det betyr ikke at transistorstørrelsen blir irrelevant. Poenget er heller å bruke et bredere mål på fremgang: optimalisere motstand, kapasitans, ledningsføring, arkitektur og dataflyt – alt som avgjør hvor raskt systemet kan utføre nyttig arbeid.
Huawei deler tilnærmingen inn i samordnet optimalisering på fire nivåer:
På transistor- og sammenkoblingsnivå er målet å redusere elektrisk motstand og parasittisk kapasitans. Disse egenskapene bidrar både til signalforsinkelse og energibruk. Forbedringer her kan derfor korte ned tidskonstantene i transistorene og forbindelsene mellom dem. 2
På kretsnivå peker Huawei på kortere ledningsføringer i de mest tidskritiske delene av kretsen, samt lavere resistiv og kapasitiv belastning. Hensikten er å flytte signaler raskere gjennom logikken og bruke mindre energi per operasjon. LogicFolding presenteres som en av teknologiene som skal støtte dette nivået. 25
Forslaget handler ikke bare om enkeltkretser. På chipnivå ønsker Huawei at programvare, arkitektur og silisium skal utvikles sammen med utgangspunkt i faktiske arbeidsoppgaver. Det innebærer å optimalisere instruksjonsflyt, dataflyt og parallell kjøring – i stedet for å bruke antallet transistorer som det eneste målet på kapasitet. 2
På systemnivå kobler Huawei τ-skalering til UnifiedBus og arkitekturen «cluster + SuperPoD». Huawei sier at UnifiedBus er utviklet for store systemer for KI-trening og -inferens, ved å koble sammen prosessorer med høy båndbredde, lav forsinkelse og enhetlig minneadressering. Målet er at infrastrukturen skal kunne opptre mer som én logisk datamaskin. 17
Dette er arkitekturmål og påstander fra selskapet, ikke uavhengig etablerte bransjestandarder. Relevansen for Tau Scaling Law er at kommunikasjonen mellom chipper og servere blir en del av ytelsesregnestykket: Kortere forsinkelser i sammenkoblingene kan øke den effektive hastigheten i hele systemet, selv om de enkelte transistorene ikke blir dramatisk mindre.
Huawei sier at selskapet har tatt i bruk Tau Scaling Law i smarttelefoner og KI-beregningsprodukter, og at det har designet og masseprodusert 381 chipper basert på tilnærmingen de siste seks årene. Tallet stammer fra Huaweis egen offentliggjøring. 2
Selskapet har også opplyst at Kirin-chipper som er planlagt lansert høsten 2026, blir de første som fullt ut tar i bruk LogicFolding-arkitekturen. 257
På lengre sikt sikter Huawei mot at avanserte chipper utviklet under rammeverket skal nå en transistortetthet tilsvarende en 14 Å-prosess, eller 1,4 nanometer, innen 2031. Dette er et mål for tetthetsekvivalens – ikke dokumentasjon på at Huawei allerede har en uavhengig verifisert produksjonsprosess på 1,4 nanometer. 251231
Ikke ennå. Huawei presenterer τ-skalering som en mulig etterfølger eller alternativ rettesnor fordi gevinstene fra stadig mindre transistorer har blitt vanskeligere og dyrere å hente ut. Men at selskapet kaller det en «lov», gjør det ikke til en universelt akseptert fysisk lov, og tilgjengelig rapportering bekrefter ikke uavhengig alle Huaweis anslag for ytelse, energieffektivitet eller tetthet.
De underliggende ingeniørgrepene – å redusere motstand, kapasitans, ledningsforsinkelser, dataflytting og kommunikasjonskostnader i systemet – er velkjente former for optimalisering. Huaweis særpregede påstand er at disse grepene bør samordnes og brukes som bransjens viktigste skaleringsrammeverk på tvers av enheter, kretser, chipper og komplette datasystemer. 1219
Forslaget gjenspeiler en bredere utvikling innen avansert databehandling: Når forbedringene i de mest avanserte produksjonsprosessene går saktere, blir ytelsen i økende grad avgjort av arkitektur, pakking, minneflytting, sammenkoblinger og programvare tilpasset bestemte arbeidsoppgaver. Tau Scaling Law er derfor mindre en påstand om at geometri ikke lenger betyr noe, og mer et argument for at tiden det tar å utføre en beregning bør telle like mye som transistorenes fysiske dimensjoner.
He Tingbo etterlyste også åpenhet og samarbeid mellom forskere, ingeniører og industripartnere. Hun framstilte halvlederutvikling som en utfordring ingen enkeltbedrift kan løse alene. 2
Den praktiske testen blir nå om kommende Kirin- og KI-produkter faktisk kan vise målbare gevinster fra LogicFolding og den bredere τ-tilnærmingen. Inntil resultatene er vurdert uavhengig, bør Huaweis kunngjøring leses som et ambisiøst veikart for halvledere – ikke som bevis på at Moores lov allerede er erstattet.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
På IEEE konferansen ISCAS 2026 i Shanghai presenterte Huawei Tau (τ) Scaling Law, et rammeverk som måler fremgang ut fra hvor raskt signaler og arbeidsoppgaver beveger seg gjennom systemet.
På IEEE konferansen ISCAS 2026 i Shanghai presenterte Huawei Tau (τ) Scaling Law, et rammeverk som måler fremgang ut fra hvor raskt signaler og arbeidsoppgaver beveger seg gjennom systemet. Tilnærmingen kombinerer LogicFolding med samordnet optimalisering på enhets , krets , chip og systemnivå, blant annet gjennom UnifiedBus og SuperPoD arkitekturer for KI beregning.
Tau Scaling Law er foreløpig ikke en allment akseptert erstatning for Moores lov.