Nvidia Feynmans AI-brikke: En teknologisk milepæl med TSMC A16, CoPoS og optisk sammenkopling
Nvidias neste generasjons Feynman AI brikke er planlagt for masseproduksjon i andre halvdel av 2028, basert på TSMCs A16 prosess (1,6 nm klasse) med GAA transistorer, SoIC 3D stabling og CoPoS panelpakking for større... TSMC øker kapasiteten kraftig for å møte etterspørselen, med nye fabrikker i Chiayi og Tainan, og...
Publisert avRedigert med DeepSeek-V4-FlashBilder generert med GPT Image 1.5
Nvidias neste generasjons Feynman AI brikke er planlagt for masseproduksjon i andre halvdel av 2028, basert på TSMCs A16 prosess (1,6 nm klasse) med GAA transistorer, SoIC 3D stabling og CoPoS panelpakking for større...
TSMC øker kapasiteten kraftig for å møte etterspørselen, med nye fabrikker i Chiayi og Tainan, og planlegger en CoWoS kapasitet på opptil 225 000 wafere per måned innen 2028.
Nvidias Spectrum X Ethernet Photonics brytere med co packaged optics (CPO) har allerede gått i masseproduksjon, og markerer et vendepunkt for optisk sammenkopling i AI infrastruktur.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Nvidias neste generasjons AI-brikkeplattform, med kodenavn Feynman, representerer et stort arkitektonisk sprang som forener TSMCs mest avanserte prosessnode, ny panelbasert pakking og innebygd optisk sammenkopling. Her er alt som er kjent så langt om plattformen, det tilhørende produksjonsøkosystemet og hva det betyr for den bredere AI-forsyningskjeden.
Feynman-arkitektur og ytelsesmål
Nvidia sikter mot masseproduksjon av Feynman i andre halvdel av 2028, og selskapet skal ha akselerert forsyningskjeden for å nå denne tidsplanen . På GTC 2026 ga Nvidia den første grundige tekniske gjennomgangen av arkitekturen .
Brikken er bygget på TSMCs A16-prosess (en 1,6 nm-klasse node), som bruker gate-all-around (GAA)-transistorer og strømforsyning fra baksiden av waferen. TSMC planlegger masseproduksjon av A16 i andre halvdel av 2026, og Nvidia forventes å bli den ledende kunden .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Nvidia Feynmans AI-brikke: En teknologisk milepæl med TSMC A16, CoPoS og optisk sammenkopling"?
Nvidias neste generasjons Feynman AI brikke er planlagt for masseproduksjon i andre halvdel av 2028, basert på TSMCs A16 prosess (1,6 nm klasse) med GAA transistorer, SoIC 3D stabling og CoPoS panelpakking for større...
What are the key points to validate first?
Nvidias neste generasjons Feynman AI brikke er planlagt for masseproduksjon i andre halvdel av 2028, basert på TSMCs A16 prosess (1,6 nm klasse) med GAA transistorer, SoIC 3D stabling og CoPoS panelpakking for større... TSMC øker kapasiteten kraftig for å møte etterspørselen, med nye fabrikker i Chiayi og Tainan, og planlegger en CoWoS kapasitet på opptil 225 000 wafere per måned innen 2028.
What should I do next in practice?
Nvidias Spectrum X Ethernet Photonics brytere med co packaged optics (CPO) har allerede gått i masseproduksjon, og markerer et vendepunkt for optisk sammenkopling i AI infrastruktur.
Nvidia Feynmans AI-brikke: En teknologisk milepæl med TSMC A16, CoPoS og optisk sammenkopling
Nvidias neste generasjons Feynman AI brikke er planlagt for masseproduksjon i andre halvdel av 2028, basert på TSMCs A16 prosess (1,6 nm klasse) med GAA transistorer, SoIC 3D stabling og CoPoS panelpakking for større... TSMC øker kapasiteten kraftig for å møte etterspørselen, med nye fabrikker i Chiayi og Tainan, og...
Publisert avRedigert med DeepSeek-V4-FlashBilder generert med GPT Image 1.5
Nvidias neste generasjons Feynman AI brikke er planlagt for masseproduksjon i andre halvdel av 2028, basert på TSMCs A16 prosess (1,6 nm klasse) med GAA transistorer, SoIC 3D stabling og CoPoS panelpakking for større...
TSMC øker kapasiteten kraftig for å møte etterspørselen, med nye fabrikker i Chiayi og Tainan, og planlegger en CoWoS kapasitet på opptil 225 000 wafere per måned innen 2028.
Nvidias Spectrum X Ethernet Photonics brytere med co packaged optics (CPO) har allerede gått i masseproduksjon, og markerer et vendepunkt for optisk sammenkopling i AI infrastruktur.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Nvidias neste generasjons AI-brikkeplattform, med kodenavn Feynman, representerer et stort arkitektonisk sprang som forener TSMCs mest avanserte prosessnode, ny panelbasert pakking og innebygd optisk sammenkopling. Her er alt som er kjent så langt om plattformen, det tilhørende produksjonsøkosystemet og hva det betyr for den bredere AI-forsyningskjeden.
Feynman-arkitektur og ytelsesmål
Nvidia sikter mot masseproduksjon av Feynman i andre halvdel av 2028, og selskapet skal ha akselerert forsyningskjeden for å nå denne tidsplanen . På GTC 2026 ga Nvidia den første grundige tekniske gjennomgangen av arkitekturen .
Brikken er bygget på TSMCs A16-prosess (en 1,6 nm-klasse node), som bruker gate-all-around (GAA)-transistorer og strømforsyning fra baksiden av waferen. TSMC planlegger masseproduksjon av A16 i andre halvdel av 2026, og Nvidia forventes å bli den ledende kunden .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Nvidia Feynmans AI-brikke: En teknologisk milepæl med TSMC A16, CoPoS og optisk sammenkopling"?
Nvidias neste generasjons Feynman AI brikke er planlagt for masseproduksjon i andre halvdel av 2028, basert på TSMCs A16 prosess (1,6 nm klasse) med GAA transistorer, SoIC 3D stabling og CoPoS panelpakking for større...
What are the key points to validate first?
Nvidias neste generasjons Feynman AI brikke er planlagt for masseproduksjon i andre halvdel av 2028, basert på TSMCs A16 prosess (1,6 nm klasse) med GAA transistorer, SoIC 3D stabling og CoPoS panelpakking for større... TSMC øker kapasiteten kraftig for å møte etterspørselen, med nye fabrikker i Chiayi og Tainan, og planlegger en CoWoS kapasitet på opptil 225 000 wafere per måned innen 2028.
What should I do next in practice?
Nvidias Spectrum X Ethernet Photonics brytere med co packaged optics (CPO) har allerede gått i masseproduksjon, og markerer et vendepunkt for optisk sammenkopling i AI infrastruktur.
Når det gjelder ytelse, sikter Feynman mot 10× lavere kostnad per token og 5× raskere inferens sammenlignet med tidligere generasjoners arkitekturer .
Avansert pakking: SoIC, CoPoS og CPO
Feynman vil kombinere tre avanserte pakketeknologier samtidig:
SoIC (System-on-Integrated-Chips) — TSMCs hybrid-bindingsteknologi for 3D-stabling av chip-lets og minne. Dette er en nøkkelfaktor for Feynmans høybåndbredde-design .
CoPoS (Chip-on-Panel-on-Substrate) — TSMCs neste generasjons pakketeknologi som erstatter runde wafere med store rektangulære paneler, rettet mot ultrastore pakker som overstiger 9,5× retikkelstørrelse. Analytiker Ming-Chi Kuo uttaler at CoPoS er planlagt for masseproduksjon i andre halvdel av 2028, og Feynman forventes å bli den første kunden .
Co-packaged optics (CPO) — Feynman-GPUene er designet for å integrere silisiumfotonikk direkte på GPU-pakken, og overgangen fra kobberbaserte backplanes til innebygd optisk sammenkopling .
TSMCs kapasitetsøkning: SoIC, CoWoS og nye fabrikker
For å støtte Feynman og andre kunder med stort volum, ekspanderer TSMC aggressivt sin avanserte emballasjekapasitet:
SoIC-kapasitet: Bransjeprognoser anslår at SoIC-produksjonen kan nå omtrent 65 000 wafere per måned innen 2028 for å møte masseadopsjon i AI-akseleratorer . Andre estimater spår at SoIC vil nå 14 000 wfpm innen utgangen av 2026 og 28 000 wfpm innen utgangen av 2027 .
CoWoS-kapasitet: TSMC øker sine CoWoS-mål til mellom 115 000 og 140 000 wfpm innen utgangen av 2026, og omtrent 170 000 til 190 000 wfpm innen 2027. JPMorgans kanalsjekker anslår CoWoS til å nå 220 000–225 000 wfpm innen utgangen av 2028 . TSMCs CoWoS-kapasitet har vokst med en CAGR på 80 % mellom 2022 og 2027 .
Nye anlegg: TSMCs avanserte emballasjeanlegg AP7 i Chiayi og AP8 i Tainan skal være foran skjema, med akselerert bygging . To fabrikker fra den ene parkens første fase har allerede gått i masseproduksjon fra juni 2026 . AP7 beskrives som TSMCs største avanserte emballasjecampus, med flere faser planlagt for å støtte SoIC og CoPoS . AP8 fokuserer på CoWoS og forventes å ha en månedlig kapasitet på over 40 000 wafere .
Nvidia Spectrum-X Ethernet Photonics CPO-brytere: I produksjon nå
Mens Feynman fortsatt er to år unna, har Nvidias co-packaged optics-teknologi allerede gått i masseproduksjon i form av Spectrum-X Ethernet Photonics-brytere:
Mai 2026: Nvidia annonserte Vera Rubin-plattformen og introduserte Spectrum-X Ethernet Photonics som "nå i produksjon" .
Juni 2026: Nvidia bekreftet full masseproduksjon av bryterne, bygget på Spectrum-6-brikker med co-packaged optics .
Juli 2026: TrendForce rapporterte at Nvidia hadde begynt å sende Spectrum-X CPO-brytere i volum til utvalgte partnere .
14. august 2026: Nvidia erklærte offisielt at Spectrum-X Ethernet Photonics hadde gått inn i full masseproduksjon, og kalte det "verdens første 200G/lane CPO Ethernet-brytersystem i produksjon", bygget sammen med Hon Hai, Lumentum, SPIL, TFC og TSMC .
Ytelsespåstander for bryterne inkluderer 4× færre lasere, 5× lavere strømforbruk, 10× bedre gjennomsnittlig tid mellom feil og opptil 70 % strømbesparelse sammenlignet med konvensjonelle pluggbare optikk .
Bredere implikasjoner for AI-forsyningskjeden
Nvidias roadmap dikterer i økende grad TSMCs investeringssyklus på flere områder:
Prosessnode-låsing: Nvidia er den ledende kunden for TSMCs mest avanserte noder – Blackwell på 4 nm, Rubin på 3 nm, Feynman på A16 (1,6 nm) – noe som betyr at hver nye Nvidia-generasjon trekker TSMCs neste node-ramp fremover .
Pakking som flaskehals: Med Feynman som krever SoIC, CoPoS og CPO samtidig, blir TSMCs kapasitetsplanlegging for avansert emballasje i økende grad drevet av Nvidias produktrytme snarere enn generell etterspørsel .
CPO-infleksjon nå: Spectrum-X CPO-rampen i 2026–2027 fungerer som en reell produksjonstest for TSMCs COUPE silisiumfotonikkplattform – nøyaktig den teknologien Feynman vil stole på i stor skala .
Anleggsakselerasjon: TSMC fremskynder byggingen ved AP7 (Chiayi) og AP8 (Tainan) spesifikt for å møte Nvidias 2028 Feynman-tidslinje .
Investeringssyklusen strammes: TSMCs flerårige N2/A16 kapasitetsutvidelse, som sikter mot ~90 000 WSPM innen utgangen av 2026 med 70 % år-over-år vekst, blir stadig mer synkronisert med Nvidias toårige GPU-arkitekturrytme .
Usikkerhet: Noen rapporter nevner at Feynman også kan bruke Intels avanserte emballasje eller glasssubstrater, noe som ville komplisere det eksklusive TSMC-Nvidia-forholdet. Dette er ikke bekreftet av primærkilder .
Når det gjelder ytelse, sikter Feynman mot 10× lavere kostnad per token og 5× raskere inferens sammenlignet med tidligere generasjoners arkitekturer .
Avansert pakking: SoIC, CoPoS og CPO
Feynman vil kombinere tre avanserte pakketeknologier samtidig:
SoIC (System-on-Integrated-Chips) — TSMCs hybrid-bindingsteknologi for 3D-stabling av chip-lets og minne. Dette er en nøkkelfaktor for Feynmans høybåndbredde-design .
CoPoS (Chip-on-Panel-on-Substrate) — TSMCs neste generasjons pakketeknologi som erstatter runde wafere med store rektangulære paneler, rettet mot ultrastore pakker som overstiger 9,5× retikkelstørrelse. Analytiker Ming-Chi Kuo uttaler at CoPoS er planlagt for masseproduksjon i andre halvdel av 2028, og Feynman forventes å bli den første kunden .
Co-packaged optics (CPO) — Feynman-GPUene er designet for å integrere silisiumfotonikk direkte på GPU-pakken, og overgangen fra kobberbaserte backplanes til innebygd optisk sammenkopling .
TSMCs kapasitetsøkning: SoIC, CoWoS og nye fabrikker
For å støtte Feynman og andre kunder med stort volum, ekspanderer TSMC aggressivt sin avanserte emballasjekapasitet:
SoIC-kapasitet: Bransjeprognoser anslår at SoIC-produksjonen kan nå omtrent 65 000 wafere per måned innen 2028 for å møte masseadopsjon i AI-akseleratorer . Andre estimater spår at SoIC vil nå 14 000 wfpm innen utgangen av 2026 og 28 000 wfpm innen utgangen av 2027 .
CoWoS-kapasitet: TSMC øker sine CoWoS-mål til mellom 115 000 og 140 000 wfpm innen utgangen av 2026, og omtrent 170 000 til 190 000 wfpm innen 2027. JPMorgans kanalsjekker anslår CoWoS til å nå 220 000–225 000 wfpm innen utgangen av 2028 . TSMCs CoWoS-kapasitet har vokst med en CAGR på 80 % mellom 2022 og 2027 .
Nye anlegg: TSMCs avanserte emballasjeanlegg AP7 i Chiayi og AP8 i Tainan skal være foran skjema, med akselerert bygging . To fabrikker fra den ene parkens første fase har allerede gått i masseproduksjon fra juni 2026 . AP7 beskrives som TSMCs største avanserte emballasjecampus, med flere faser planlagt for å støtte SoIC og CoPoS . AP8 fokuserer på CoWoS og forventes å ha en månedlig kapasitet på over 40 000 wafere .
Nvidia Spectrum-X Ethernet Photonics CPO-brytere: I produksjon nå
Mens Feynman fortsatt er to år unna, har Nvidias co-packaged optics-teknologi allerede gått i masseproduksjon i form av Spectrum-X Ethernet Photonics-brytere:
Mai 2026: Nvidia annonserte Vera Rubin-plattformen og introduserte Spectrum-X Ethernet Photonics som "nå i produksjon" .
Juni 2026: Nvidia bekreftet full masseproduksjon av bryterne, bygget på Spectrum-6-brikker med co-packaged optics .
Juli 2026: TrendForce rapporterte at Nvidia hadde begynt å sende Spectrum-X CPO-brytere i volum til utvalgte partnere .
14. august 2026: Nvidia erklærte offisielt at Spectrum-X Ethernet Photonics hadde gått inn i full masseproduksjon, og kalte det "verdens første 200G/lane CPO Ethernet-brytersystem i produksjon", bygget sammen med Hon Hai, Lumentum, SPIL, TFC og TSMC .
Ytelsespåstander for bryterne inkluderer 4× færre lasere, 5× lavere strømforbruk, 10× bedre gjennomsnittlig tid mellom feil og opptil 70 % strømbesparelse sammenlignet med konvensjonelle pluggbare optikk .
Bredere implikasjoner for AI-forsyningskjeden
Nvidias roadmap dikterer i økende grad TSMCs investeringssyklus på flere områder:
Prosessnode-låsing: Nvidia er den ledende kunden for TSMCs mest avanserte noder – Blackwell på 4 nm, Rubin på 3 nm, Feynman på A16 (1,6 nm) – noe som betyr at hver nye Nvidia-generasjon trekker TSMCs neste node-ramp fremover .
Pakking som flaskehals: Med Feynman som krever SoIC, CoPoS og CPO samtidig, blir TSMCs kapasitetsplanlegging for avansert emballasje i økende grad drevet av Nvidias produktrytme snarere enn generell etterspørsel .
CPO-infleksjon nå: Spectrum-X CPO-rampen i 2026–2027 fungerer som en reell produksjonstest for TSMCs COUPE silisiumfotonikkplattform – nøyaktig den teknologien Feynman vil stole på i stor skala .
Anleggsakselerasjon: TSMC fremskynder byggingen ved AP7 (Chiayi) og AP8 (Tainan) spesifikt for å møte Nvidias 2028 Feynman-tidslinje .
Investeringssyklusen strammes: TSMCs flerårige N2/A16 kapasitetsutvidelse, som sikter mot ~90 000 WSPM innen utgangen av 2026 med 70 % år-over-år vekst, blir stadig mer synkronisert med Nvidias toårige GPU-arkitekturrytme .
Usikkerhet: Noen rapporter nevner at Feynman også kan bruke Intels avanserte emballasje eller glasssubstrater, noe som ville komplisere det eksklusive TSMC-Nvidia-forholdet. Dette er ikke bekreftet av primærkilder .
