bLLC står for Big Last-Level Cache. Ifølge lekkasjer er dette Intels direkte konkurrent til AMDs 3D V-Cache/X3D-teknologi, designet for å gi en betydelig økning i L3-cache for spill og minnekrevende arbeidsbelastninger . Cachen er ikke én størrelse; den varierer etter SKU-nivå :
Plasseringen av bLLC på ringbussen innenfor hver databrikke er også en bemerkelsesverdig arkitektonisk detalj . Intels påstander om ytelse mot AMDs X3D-serie er fortsatt ikke bekreftet av uavhengige tester .
Den høyeste Nova Lake-S-SKUen skal ha en dobbel databrikke med totalt 52 kjerner og 52 tråder (hyperthreading er angivelig droppet) . Lekkasjene er samstemte om denne konfigurasjonen :
En tidligere ryktet 42-kjerners variant er angivelig oppgradert til 44 kjerner . Den nye konfigurasjonen er beskrevet som 16 P-kjerner, 24 E-kjerner og 4 LP-E-kjerner . Denne endringen skal frigjøre en fullt aktivert databrikke som kan brukes i andre SKU-er .
Under flaggskipet forventes SKU-er med én databrikke. En fremtredende ryktet konfigurasjon er en 28-kjerners variant, ofte omtalt som 8 P-kjerner + 16 E-kjerner + 4 LP-E-kjerner . Disse forventes å bære Core Ultra 7-navnet og ha 144 MB bLLC . En annen konfigurasjon, sannsynligvis en 24-kjerners variant (4P+16E+4LPE), er også nevnt .
Detaljer for innstegsmodeller som Core Ultra 5 og Core Ultra 3 er mindre konkrete, men lekkasjer antyder konfigurasjoner som 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE og 4P+4E+4LPE . De fleste av disse forventes å være enkelt-brikke varianter uten bLLC . Strømforbruket for disse lavere SKU-ene ryktes å være under 125W .
Lekkasjer indikerer at strøm- og termisk styring er et sentralt ingeniørfokus for 52-kjerners flaggskipet . Under Computex 2026 antydet bransjerykter at brikken ville ha flerkjerners overklokking og kreve god termisk margin . Spesifikke TDP-er er fortsatt ikke bekreftet av Intel .
Nova Lake-S-familien forventes å spenne fra innstegsnivå til flaggskip, og segmenteres etter antall databrikker, bLLC-cache og kjerneantall :
| Segment | Lekket kjernekonfigurasjon | bLLC-cache | Merknader |
|---|---|---|---|
| Core Ultra 9 | 16P + 32E + 4LPE (52 kjerner) | 288 MB | Dobbel brikke, flaggskip |
| Core Ultra 7 | 8P + 16E + 4LPE (28 kjerner) | 144 MB | Enkelt brikke |
| Core Ultra 5 | 8P + 12E/16E + 4LPE (24-28 kjerner) | Uklart / Ingen | Mellomklasse, sannsynligvis uten bLLC |
| Core Ultra 3 | 4P + 4E/8E + 4LPE (12-16 kjerner) | Ingen | Innstegsnivå, lavt strømforbruk |
Databrikkene for flaggskipet skal produseres på TSMCs N2P-prosess .
Alle pålitelige lekkasjer peker mot en ny LGA 1954-sokkel for Nova Lake-S, som erstatter LGA 1851-sokkelen brukt av Arrow Lake-S . Dette betyr at eksisterende hovedkort ikke vil være kompatible .
Plattformen forventes å lanseres med Intels 900-serie brikkesett . Rykter for entusiaster nevner spesifikt Z990- og Z970-brikkesett, samt et mer strømlinjeformet B960-brikkesett for hovedkort .
Nova Lake-S forventes å støtte DDR5-8000-minne på opptil 8000 MT/s . Dette er en 25% økning fra Arrow Lake-S' DDR5-6400 . Minnemoduler vil sannsynligvis bruke CUDIMM- og CQDIMM-standarder for å oppnå disse høye frekvensene .
Lanseringsvinduet for Nova Lake-S har endret seg flere ganger, fra slutten av 2026 til tidlig i 2027, basert på flere lekkasjer :
Nåværende konklusjon: Den mest konsistente informasjonen peker mot en lansering i Q1 2027, annonsert på CES 2027, med butikklansering etterpå . Intel har ikke offisielt bekreftet noen datoer .
bLLC står for Big Last-Level Cache. Ifølge lekkasjer er dette Intels direkte konkurrent til AMDs 3D V-Cache/X3D-teknologi, designet for å gi en betydelig økning i L3-cache for spill og minnekrevende arbeidsbelastninger . Cachen er ikke én størrelse; den varierer etter SKU-nivå :
Plasseringen av bLLC på ringbussen innenfor hver databrikke er også en bemerkelsesverdig arkitektonisk detalj . Intels påstander om ytelse mot AMDs X3D-serie er fortsatt ikke bekreftet av uavhengige tester .
Den høyeste Nova Lake-S-SKUen skal ha en dobbel databrikke med totalt 52 kjerner og 52 tråder (hyperthreading er angivelig droppet) . Lekkasjene er samstemte om denne konfigurasjonen :
En tidligere ryktet 42-kjerners variant er angivelig oppgradert til 44 kjerner . Den nye konfigurasjonen er beskrevet som 16 P-kjerner, 24 E-kjerner og 4 LP-E-kjerner . Denne endringen skal frigjøre en fullt aktivert databrikke som kan brukes i andre SKU-er .
Under flaggskipet forventes SKU-er med én databrikke. En fremtredende ryktet konfigurasjon er en 28-kjerners variant, ofte omtalt som 8 P-kjerner + 16 E-kjerner + 4 LP-E-kjerner . Disse forventes å bære Core Ultra 7-navnet og ha 144 MB bLLC . En annen konfigurasjon, sannsynligvis en 24-kjerners variant (4P+16E+4LPE), er også nevnt .
Detaljer for innstegsmodeller som Core Ultra 5 og Core Ultra 3 er mindre konkrete, men lekkasjer antyder konfigurasjoner som 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE og 4P+4E+4LPE . De fleste av disse forventes å være enkelt-brikke varianter uten bLLC . Strømforbruket for disse lavere SKU-ene ryktes å være under 125W .
Lekkasjer indikerer at strøm- og termisk styring er et sentralt ingeniørfokus for 52-kjerners flaggskipet . Under Computex 2026 antydet bransjerykter at brikken ville ha flerkjerners overklokking og kreve god termisk margin . Spesifikke TDP-er er fortsatt ikke bekreftet av Intel .
Nova Lake-S-familien forventes å spenne fra innstegsnivå til flaggskip, og segmenteres etter antall databrikker, bLLC-cache og kjerneantall :
| Segment | Lekket kjernekonfigurasjon | bLLC-cache | Merknader |
|---|---|---|---|
| Core Ultra 9 | 16P + 32E + 4LPE (52 kjerner) | 288 MB | Dobbel brikke, flaggskip |
| Core Ultra 7 | 8P + 16E + 4LPE (28 kjerner) | 144 MB | Enkelt brikke |
| Core Ultra 5 | 8P + 12E/16E + 4LPE (24-28 kjerner) | Uklart / Ingen | Mellomklasse, sannsynligvis uten bLLC |
| Core Ultra 3 | 4P + 4E/8E + 4LPE (12-16 kjerner) | Ingen | Innstegsnivå, lavt strømforbruk |
Databrikkene for flaggskipet skal produseres på TSMCs N2P-prosess .
Alle pålitelige lekkasjer peker mot en ny LGA 1954-sokkel for Nova Lake-S, som erstatter LGA 1851-sokkelen brukt av Arrow Lake-S . Dette betyr at eksisterende hovedkort ikke vil være kompatible .
Plattformen forventes å lanseres med Intels 900-serie brikkesett . Rykter for entusiaster nevner spesifikt Z990- og Z970-brikkesett, samt et mer strømlinjeformet B960-brikkesett for hovedkort .
Nova Lake-S forventes å støtte DDR5-8000-minne på opptil 8000 MT/s . Dette er en 25% økning fra Arrow Lake-S' DDR5-6400 . Minnemoduler vil sannsynligvis bruke CUDIMM- og CQDIMM-standarder for å oppnå disse høye frekvensene .
Lanseringsvinduet for Nova Lake-S har endret seg flere ganger, fra slutten av 2026 til tidlig i 2027, basert på flere lekkasjer :
Nåværende konklusjon: Den mest konsistente informasjonen peker mot en lansering i Q1 2027, annonsert på CES 2027, med butikklansering etterpå . Intel har ikke offisielt bekreftet noen datoer .