Huawei Kirin 2026: Slik skal LogicFolding kutte strømforbruket med 3D-stabling

Huawei forsøker med LogicFolding å få mer ytelse og bedre energieffektivitet gjennom fysisk utforming og 3D-integrasjon, heller enn å krympe transistorene med en nyere prosessnode. For den foreslåtte Kirin 2026-mobilprosessoren sier selskapet at kretser deles mellom to aktive silisiumlag som bindes sammen ansikt mot ansikt med tett hybridbinding. Målet er enkelt: Kretser som ofte kommuniserer, skal ligge nærmere hverandre, slik at signalene må tilbakelegge kortere avstander. 23

De rapporterte forbedringene må leses som Huaweis egne påstander, basert på selskapets metode og sammenligning med Kirin 9030 Pro. De viser ikke at Huawei har oppnådd en tilsvarende ny litografinode, eller at alle typer arbeidslaster vil få like stor gevinst. 23

Hva LogicFolding endrer

En vanlig, plan chip plasserer mesteparten av logikken på ett silisiumplan. Når designet blir større, må enkelte data- og klokkesignaler krysse stadig lengre metallforbindelser. LogicFolding deler i stedet digitale, analoge og minnekretser mellom vertikalt stablede aktive lag. Hybridbindingene lager et tett nett av vertikale koblinger mellom lagene. 23

Rapporter basert på Huaweis materiale om Tau Scaling beskriver for Kirin 2026 en hybridbindingsavstand på omtrent 1,5 mikrometer og rundt 50 millioner vertikale forbindelser. Huawei oppgir at transistortettheten, målt med selskapets metode, øker fra 155 MTr/mm² til 238 MTr/mm² – omtrent 53,5 til 55 prosent – med samme prosessnode som grunnlaget Kirin 9030 Pro. 35

Derfor bør tallet omtales som effektiv transistortetthet: Forbedringen kommer av hvordan kretsene plasseres og kobles, ikke nødvendigvis av at hver enkelt transistor er fysisk mindre.

Derfor kan kortere ledninger gi lavere strømforbruk

Kjernen i argumentet er at lange metallforbindelser har både motstand og kapasitans. Et signal på en lang ledning bruker tid på å forplante seg og dynamisk energi når ledningens kapasitans lades opp og ut.

Ved å plassere tett koblet logikk i motstående lag vil Huawei erstatte utvalgte lange, horisontale forbindelser med langt kortere vertikale hopp. I prinsippet kan dette:

• redusere forsinkelsen i tidskritiske signalveier;
• forkorte rutingen for klokkesignalet;
• redusere behovet for signalforsterkere og klokke-buffere;
• senke kapasitansen i forbindelsene; og
• gi større tidsmarginer, eller tilsvarende ytelse ved lavere spenning.

Dette er tankegangen bak Huaweis Tau (τ) Scaling: Fremskritt skal ikke bare måles i transistorstørrelse, men også i tiden signaler bruker på å bevege seg gjennom en krets og et system. Huawei presenterer uttrykkelig LogicFolding som en metode for å redusere signalforplantningsforsinkelse samtidig som tetthet og energieffektivitet øker.

Hvorfor Huawei vektlegger dataflytting

Huawei hevder ikke at transistorbytting ikke bruker energi. Poenget er at flytting av data og distribusjon av klokkesignaler i store moderne prosessorer kan utgjøre en betydelig del av det dynamiske strømforbruket. Hver lange metallforbindelse – og hver buffer som settes inn for å drive den – bidrar med ekstra svitsjeaktivitet.

Dermed blir fysisk nærhet viktig. Når blokken som produserer data, og blokken som bruker dem, kan plasseres nærmere hverandre, kan chipen bruke mindre tid og energi på å transportere signaler mellom dem. LogicFolding er derfor like mye en strategi for lokalitet i chipdesignet som en pakketeknologi. 2

Huaweis tall for Kirin 2026

Sammenligningen med Kirin 9030 Pro gjelder ifølge Huawei samme ytelsesnivå: Selskapet sier at den nye arkitekturen kan redusere totalt strømforbruk med 41 % ved sammenlignbar ytelse, samtidig som den målte transistortettheten øker med om lag 55 %. Huawei oppgir også 5,6 prosent lavere effekttetthet under de angitte driftsforholdene. 47

Huaweis materiale beskriver også større påståtte innsparinger i svært parallelle delsystemer: 66 % lavere NPU-forbruk, 58 % lavere GPU-forbruk og 41 % lavere forbruk i CPU-ens store kjerne enn i den tidligere plane utformingen, under den oppgitte sammenligningen. 1

Mønsteret gir arkitektonisk mening. NPU-er og GPU-er består ofte av mange regelmessige enheter med mye intern kommunikasjon. Det kan gi flere muligheter til å plassere produsenter, forbrukere og lokalt minne tett på hverandre, på tvers av lagene. En CPU kan også dra nytte av kortere signalveier, men er mer bundet av avhengigheter mellom operasjoner.

Hvorfor serielt CPU-arbeid er vanskeligere

En CPU kjører ofte serielle instruksjonsstrømmer: Én operasjon kan avhenge av resultatet fra den forrige. Slike avhengighetskjeder begrenser hvor fritt en arbeidslast kan deles mellom fysiske områder på chipen.

3D-plassering kan fortsatt redusere kostnader knyttet til enkelte ledninger og klokkesignaler, men den kan ikke fjerne behovet for å vente på avhengige resultater. Det bidrar til å forklare hvorfor Huaweis rapporterte reduksjon i CPU-forbruk er mindre enn den rapporterte gevinsten for NPU og GPU. 1

De tekniske kompromissene: varme, utbytte og kostnad

Stabling av aktiv logikk skaper krevende utfordringer. Varme må ledes bort fra tettpakkede aktive lag, mens strømforsyning, testing, reparasjon og feilsøking blir mer komplisert. Justering av silisiumskivene og feil i bindingene kan dessuten påvirke produksjonsutbyttet, og et design med flere lag kan øke både prosess- og pakkekostnader.

Dette er avgjørende fordi verdien av 3D-integrasjon avhenger av pålitelig produksjon i volum – ikke bare et attraktivt resultat fra fysisk chipdesign. Reuters har omtalt Huaweis bredere tilnærming som en mulig vei rundt noen av begrensningene fra sanksjoner, men understreket at det fortsatt er uavklart om dette er et reelt teknologisk gjennombrudd.

Hva Huawei ser for seg i Kirin 2027

Neste steg i veikartet er mer ambisiøst: 1 µm hybridbindingsavstand og mer enn 100 millioner vertikale forbindelser for Kirin 2027. Huawei har også omtalt et mål om 47 % lavere strømforbruk ved samme ytelse og et langsiktig mål på 720 nm avstand mellom de øverste metallagene, samtidig som antallet vertikale koblinger holdes over 100 millioner. Dette er framtidige mål, ikke uavhengig verifiserte resultater fra produkter i salg. 15

En finere bindingsavstand kan gjøre vertikale koblinger nyttige for en større del av chiplogikken. Samtidig øker kravene til justeringsnøyaktighet, feilkontroll, designverktøy, varmehåndtering og testing.

Betydningen av eksportrestriksjoner

LogicFolding er strategisk interessant fordi teknologien søker forbedringer uten å være avhengig utelukkende av tilgang til det nyeste litografiutstyret. Men produksjonsbegrensningene forsvinner ikke av den grunn. Amerikanske eksportkontroller omfatter fortsatt kategorier av chipper, utstyr og tilhørende teknologi som er relevant for avansert chipproduksjon i Kina.

Huaweis 3D-tilnærming bør derfor forstås som en supplerende skaleringsvei: Den kan hente mer kapasitet ut av en gitt prosessteknologi, men krever fortsatt avansert bindingsteknologi, måling og prosesskontroll, designautomatisering og produksjonsgjennomføring.

Kort fortalt

Huaweis forslag for Kirin 2026 flytter oppmerksomheten i chiputvikling mot kortere signalreiser. To hybridbundne aktive lag kan øke plasseringstettheten og redusere forsinkelsen og energibruken som følger av lange forbindelser – særlig i parallelle, dataintensive blokker som NPU-er og GPU-er.

Overskriftstallene – rundt 55 % høyere effektiv transistortetthet og 41 % lavere strømforbruk ved samme ytelse – er fortsatt Huawei-rapporterte påstander. Den virkelige testen blir om arkitekturen kan innfri løftene om effektivitet, varmehåndtering, utbytte og kostnad i mobilprosessorer som produseres i stort volum. 237