| Google TPU v6e (Trillium) | VS / Google | Custom TPU architecture | 918 TFLOPs bf16 per chip | 32 GB HBM | ~1,6 TB/s | Niet gespecificeerd | Eén TensorCore met twee matrix-vermenigvuldigingseenheden; ontworpen voor grote TPU-pods van maximaal 256 chips. |
| Huawei Ascend 910 (origineel) | China / Huawei | Da Vinci architecture, ~7 nm | ~256 TFLOPS FP16 | HBM-geheugen | ~1,2 TB/s bandbreedte | ~350W | Geïntroduceerd in 2019 als Huawei's vlaggenschip AI-versneller. |
| Huawei Ascend 910C | China / Huawei | Chiplet-ontwerp (dual 910B dies), ~7 nm klasse | ~800 TFLOPS FP16 (schatting) | tot ~96-128 GB HBM | ~3,2 TB/s | ~310W | Ontworpen om te concurreren met Nvidia A100/H100-klasse chips voor AI-training. |
| Biren BR100 | China / Biren Technology | Dual-die GPU, TSMC 7 nm CoWoS | 256 TFLOPS FP32 / ~2.048 TOPS INT8 | 64 GB HBM2E | tot ~2,3 TB/s | ~550W | Chiplet-stijl GPU met ~77 miljard transistoren, gericht op datacenter-AI. |
| Biren BR104 | China / Biren Technology | Single-die GPU variant | ~128 TFLOPS FP32 | 32 GB HBM2E | ~819 GB/s | ~300W | Lagere variant ontworpen voor PCIe-versnellerkaarten. |
| Cambricon MLU370-X8 | China / Cambricon | MLUarch03 architecture, 7 nm | 24 TFLOPS FP32 / 96 TFLOPS FP16 / 256 TOPS INT8 | 48 GB LPDDR5 | ~614 GB/s | ~250W | Ondersteunt multi-card clusters via MLU-Link interconnect. |
Amerikaanse versnellers hebben momenteel een voorsprong in gedocumenteerde ruwe rekenprestaties voor grootschalige AI-training. De AMD MI325X haalt bijvoorbeeld ongeveer 1,3 PFLOPS FP16-prestaties, terwijl Google's TPU v6e 918 TFLOPs bf16 per chip levert.
Chinese chips zoals Huawei's Ascend 910C proberen deze kloof te verkleinen, met schattingen van rond de 800 TFLOPS FP16 in een dual-chiplet configuratie die is afgeleid van eerdere Ascend-chips.
Biren's BR100-versneller is een andere Chinese poging om op hoog niveau te concurreren, met tot 256 TFLOPS FP32-rekenkracht en ongeveer 2.048 TOPS INT8-prestaties in een multi-die GPU-ontwerp.
Cambricon's MLU370-X8 is gericht op AI-inferentie en training met 256 TOPS INT8 en 96 TFLOPS FP16 rekenvermogen.
Moderne AI-modellen zijn sterk afhankelijk van geheugencapaciteit en -bandbreedte, waardoor HBM-integratie cruciaal is.
Hogere geheugenbandbreedte helpt bij het versnellen van matrixbewerkingen en training van grote modellen, waarbij vaak massieve tensoren tussen geheugen en rekeneenheden worden verplaatst.
Grote AI-modellen worden zelden op één enkele chip getraind. In plaats daarvan worden honderden of duizenden versnellers in clusters verbonden.
Clusterarchitectuur wordt steeds belangrijker dan de ruwe rekenprestaties van de individuele chip.
Productietechnologie heeft een sterke invloed op prestaties en energie-efficiëntie.
Veel Chinese AI-chips zijn afhankelijk van externe productietechnologieën. Biren's BR100 werd bijvoorbeeld gebouwd met behulp van TSMC's 7nm-proces en geavanceerde CoWoS-verpakking.
Huawei's nieuwere Ascend-chips combineren ontwerpen die zijn geproduceerd op SMIC's 7nm-klasse proces met eerdere wafers die vóór de Amerikaanse exportbeperkingen zijn geproduceerd.
Amerikaans ontworpen chips zijn daarentegen doorgaans afhankelijk van geavanceerde gieterijen en toeleveringsketens die in staat zijn om geavanceerde nodes en verpakkingstechnologieën te produceren.
Hardwareprestaties alleen bepalen niet het succes in AI-rekenwerk.
Ontwikkeltools, raamwerken en cloudintegratie bepalen vaak welke hardware wordt gebruikt voor echte AI-workloads.
Verschillende patronen komen naar voren uit de huidige generatie AI-versnellers:
De AI-chiprace is daarom niet alleen een wedstrijd in transistortellingen of TFLOP's - het is ook een concurrentie tussen ecosystemen, productiecapaciteit en het vermogen om duizenden versnellers op te schalen naar efficiënte AI-infrastructuur.
Nu generatieve AI-modellen blijven groeien, zullen deze verschillen in architectuur, geheugensystemen en software-ecosystemen waarschijnlijk bepalen welke platforms de toekomstige AI-rekenkracht domineren.