Samsung presenteerde op 31 augustus 2026 details over het V10 BV NAND prototype, met meer dan 400 woordlijnen en volgens het bedrijf 58% hogere bitdichtheid dan V9. De architectuur maakt gebruik van afzonderlijk geproduceerde wafers voor de geheugencellen en perifere schakelingen, die daarna aan elkaar worden gehecht.
Gepubliceerd doorBewerkt met GPT-5.6 LunaAfbeeldingen gegenereerd met GPT Image 1.5
Research answer

Create a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung heeft op 31 augustus meer technische details gedeeld over V10 BV-NAND, zijn tiende generatie 3D-NAND-flashgeheugen. De naam staat voor Bonding V-NAND: een architectuur waarbij verschillende wafers afzonderlijk worden gemaakt en daarna met elkaar worden verbonden. Samsung positioneert de technologie als opslag voor het AI-tijdperk, waarin datacenters steeds meer capaciteit nodig hebben en tegelijk het energieverbruik onder controle moeten houden. 1
2
Volgens Samsung bevat V10 meer dan 400 woordlijnen en levert het tegenover V9 een ruim 58% hogere bitdichtheid, I/O-snelheden van meer dan 4,8 Gbps — ruim 33% hoger — en meer dan 25% lager energieverbruik. 2
8
Een extreem hoge NAND-stapel bouw je niet simpelweg door steeds meer lagen boven op elkaar te zetten. Naarmate de structuur hoger wordt, nemen de uitdagingen rond productie, uitlijning en elektrische prestaties toe.
Samsung gebruikt daarom een three-stack HARC Merge-proces. De geheugencellen worden verdeeld over drie afzonderlijke stackdelen, die apart worden vervaardigd en daarna verticaal met elkaar worden verbonden. Ook technieken als Multi Hole en Zero Dummy Hole worden ingezet om de procesbelasting bij zulke hoge aantallen lagen te beperken. 13
17
De beschikbare bronnen beschrijven de drie stacks en deze ondersteunende technieken, maar geven geen volledige stap-voor-stapbeschrijving van het productieproces. De kern is wel duidelijk: Samsung probeert de verticale NAND-architectuur uit te breiden zonder één uitzonderlijk hoge, moeilijk beheersbare stapel in één keer te moeten maken.
Bij V10 worden de NAND-geheugencellen en de perifere — vaak ‘Peri’ genoemde — besturingscircuits niet op dezelfde wafer vervaardigd. Samsung maakt beide onderdelen afzonderlijk en hecht de wafers vervolgens aan elkaar. Daardoor kunnen de geheugencellen en de besturingslogica onafhankelijk van elkaar worden ontwikkeld en geoptimaliseerd voordat ze worden gecombineerd. 2
5
12
Die aanpak moet de opslagdichtheid en prestaties verhogen zonder uitsluitend te vertrouwen op een nog hogere enkele waferstapel. Samsung stelt bovendien dat de bonded architectuur ruimte biedt voor krachtigere perifere circuits. Die zouden bijdragen aan de hogere gegevensoverdracht en het lagere energieverbruik van V10. 2
13
In de aangeleverde berichtgeving wordt full capping beschreven als een lay-out waarbij de onderste die met de perifere schakelingen dezelfde voetafdruk heeft als de bovenliggende die met de geheugencellen. De onderste laag steekt dan niet buiten de bovenste uit. Dat kan helpen om het chip- en verpakkingsoppervlak efficiënt te benutten, terwijl de celarray en de perifere circuits wel afzonderlijk kunnen worden geproduceerd.
De primaire Samsung-informatie ondersteunt duidelijk het gebruik van afzonderlijke wafers en wafer bonding. De fijnere geometrische details achter de term ‘full capping’, waaronder de exacte manier waarop de voetafdrukken op elkaar aansluiten, worden in het beschikbare materiaal echter niet onafhankelijk genoeg bevestigd. Die specifieke interpretatie moet daarom voorzichtig worden gelezen.
Samsung noemt de volgende verbeteringen ten opzichte van zijn negende generatie V-NAND:
Een hogere bitdichtheid kan meer opslagcapaciteit mogelijk maken binnen ongeveer hetzelfde fysieke oppervlak. Samsung koppelt V10 aan toekomstige SSD-ontwerpen met capaciteiten tot 128 TB en aan SSD’s met de volgende generatie PCIe Gen7, volgens berichtgeving over de plannen van het bedrijf. 13
Belangrijk is wel dat dit Samsung-cijfers zijn en geen onafhankelijke benchmarkresultaten. De beschikbare informatie laat niet zien hoe de verbeteringen uitpakken in concrete SSD-producten, specifieke workloads of combinaties met verschillende controllers.
AI-datacenters slaan grote hoeveelheden trainingsdata, modelcontrolepunten en andere datarijke bestanden op. NAND vervangt daarbij niet het werkgeheugen met hoge bandbreedte, zoals HBM of andere DRAM-oplossingen. Het is vooral bedoeld voor de capaciteitslaag van de opslag, waar dichtheid en energieverbruik zwaar wegen.
Samsung presenteerde V10 als het opslaggerichte onderdeel van een bredere AI-geheugenstrategie, naast zHBM en zNAND-O. zHBM is volgens Samsung een concept waarbij geheugen met hoge bandbreedte dichter bij of verticaal boven een AI-accelerator wordt geplaatst. zNAND-O is een concept voor krachtige NAND en wordt ontwikkeld in uitvoeringen met vier en acht lagen. 5
6
7
De gemeenschappelijke gedachte achter deze projecten is verticale integratie: driedimensionale geheugenstructuren en verpakkingen moeten beperkingen rond ruimte, bandbreedte, energie en warmte helpen aanpakken. V10 is daarbij gericht op opslag met hoge capaciteit. zHBM en zNAND-O zijn in de aangeleverde bronnen nog concept- of ontwikkelarchitecturen, geen producten met een bevestigde productiestart. 1
6
7
Samsung introduceerde V10 als prototype en technologie van de volgende generatie tijdens de Future of Memory and Storage-conferentie van 2026. De toelichting van 31 augustus bevatte geen vaste datum voor massaproductie of leveringen. 1
2
Daarom moeten verdere roadmapclaims niet als vaststaande toezeggingen worden gepresenteerd. Het beschikbare bewijs bevestigt geen definitieve lanceringsplanning voor V10, geen NAND van de elfde generatie in 2027 en geen concreet Samsung-doel voor 1.000 lagen in 2030. Eerdere berichten hebben zo’n doel wel genoemd, maar dat is niet hetzelfde als een officieel bevestigde planning. 25
26
De voorzichtige conclusie is dus: V10 laat zien hoe Samsung voorbij 400 NAND-lagen wil komen met een driedelige celarchitectuur en bonded wafers voor de geheugencellen en perifere circuits. De door Samsung geclaimde verbeteringen in dichtheid, I/O en energie-efficiëntie zijn duidelijk, maar de commerciële beschikbaarheid en het tempo van toekomstige generaties blijven nog open vragen.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Samsung presenteerde op 31 augustus 2026 details over het V10 BV NAND prototype, met meer dan 400 woordlijnen en volgens het bedrijf 58% hogere bitdichtheid dan V9.
Samsung presenteerde op 31 augustus 2026 details over het V10 BV NAND prototype, met meer dan 400 woordlijnen en volgens het bedrijf 58% hogere bitdichtheid dan V9. De architectuur maakt gebruik van afzonderlijk geproduceerde wafers voor de geheugencellen en perifere schakelingen, die daarna aan elkaar worden gehecht.
Samsung mikt op energiezuinige opslag met hoge capaciteit voor AI datacenters, maar een concrete productiedatum en berichten over NAND van de elfde generatie in 2027 of 1.000 lagen in 2030 zijn hier niet bevestigd.
Samsung presenteerde op 31 augustus 2026 details over het V10 BV NAND prototype, met meer dan 400 woordlijnen en volgens het bedrijf 58% hogere bitdichtheid dan V9. De architectuur maakt gebruik van afzonderlijk geproduceerde wafers voor de geheugencellen en perifere schakelingen, die daarna aan elkaar worden gehecht.
Gepubliceerd doorBewerkt met GPT-5.6 LunaAfbeeldingen gegenereerd met GPT Image 1.5
Research answer

Create a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung heeft op 31 augustus meer technische details gedeeld over V10 BV-NAND, zijn tiende generatie 3D-NAND-flashgeheugen. De naam staat voor Bonding V-NAND: een architectuur waarbij verschillende wafers afzonderlijk worden gemaakt en daarna met elkaar worden verbonden. Samsung positioneert de technologie als opslag voor het AI-tijdperk, waarin datacenters steeds meer capaciteit nodig hebben en tegelijk het energieverbruik onder controle moeten houden. 1
2
Volgens Samsung bevat V10 meer dan 400 woordlijnen en levert het tegenover V9 een ruim 58% hogere bitdichtheid, I/O-snelheden van meer dan 4,8 Gbps — ruim 33% hoger — en meer dan 25% lager energieverbruik. 2
8
Een extreem hoge NAND-stapel bouw je niet simpelweg door steeds meer lagen boven op elkaar te zetten. Naarmate de structuur hoger wordt, nemen de uitdagingen rond productie, uitlijning en elektrische prestaties toe.
Samsung gebruikt daarom een three-stack HARC Merge-proces. De geheugencellen worden verdeeld over drie afzonderlijke stackdelen, die apart worden vervaardigd en daarna verticaal met elkaar worden verbonden. Ook technieken als Multi Hole en Zero Dummy Hole worden ingezet om de procesbelasting bij zulke hoge aantallen lagen te beperken. 13
17
De beschikbare bronnen beschrijven de drie stacks en deze ondersteunende technieken, maar geven geen volledige stap-voor-stapbeschrijving van het productieproces. De kern is wel duidelijk: Samsung probeert de verticale NAND-architectuur uit te breiden zonder één uitzonderlijk hoge, moeilijk beheersbare stapel in één keer te moeten maken.
Bij V10 worden de NAND-geheugencellen en de perifere — vaak ‘Peri’ genoemde — besturingscircuits niet op dezelfde wafer vervaardigd. Samsung maakt beide onderdelen afzonderlijk en hecht de wafers vervolgens aan elkaar. Daardoor kunnen de geheugencellen en de besturingslogica onafhankelijk van elkaar worden ontwikkeld en geoptimaliseerd voordat ze worden gecombineerd. 2
5
12
Die aanpak moet de opslagdichtheid en prestaties verhogen zonder uitsluitend te vertrouwen op een nog hogere enkele waferstapel. Samsung stelt bovendien dat de bonded architectuur ruimte biedt voor krachtigere perifere circuits. Die zouden bijdragen aan de hogere gegevensoverdracht en het lagere energieverbruik van V10. 2
13
In de aangeleverde berichtgeving wordt full capping beschreven als een lay-out waarbij de onderste die met de perifere schakelingen dezelfde voetafdruk heeft als de bovenliggende die met de geheugencellen. De onderste laag steekt dan niet buiten de bovenste uit. Dat kan helpen om het chip- en verpakkingsoppervlak efficiënt te benutten, terwijl de celarray en de perifere circuits wel afzonderlijk kunnen worden geproduceerd.
De primaire Samsung-informatie ondersteunt duidelijk het gebruik van afzonderlijke wafers en wafer bonding. De fijnere geometrische details achter de term ‘full capping’, waaronder de exacte manier waarop de voetafdrukken op elkaar aansluiten, worden in het beschikbare materiaal echter niet onafhankelijk genoeg bevestigd. Die specifieke interpretatie moet daarom voorzichtig worden gelezen.
Samsung noemt de volgende verbeteringen ten opzichte van zijn negende generatie V-NAND:
Een hogere bitdichtheid kan meer opslagcapaciteit mogelijk maken binnen ongeveer hetzelfde fysieke oppervlak. Samsung koppelt V10 aan toekomstige SSD-ontwerpen met capaciteiten tot 128 TB en aan SSD’s met de volgende generatie PCIe Gen7, volgens berichtgeving over de plannen van het bedrijf. 13
Belangrijk is wel dat dit Samsung-cijfers zijn en geen onafhankelijke benchmarkresultaten. De beschikbare informatie laat niet zien hoe de verbeteringen uitpakken in concrete SSD-producten, specifieke workloads of combinaties met verschillende controllers.
AI-datacenters slaan grote hoeveelheden trainingsdata, modelcontrolepunten en andere datarijke bestanden op. NAND vervangt daarbij niet het werkgeheugen met hoge bandbreedte, zoals HBM of andere DRAM-oplossingen. Het is vooral bedoeld voor de capaciteitslaag van de opslag, waar dichtheid en energieverbruik zwaar wegen.
Samsung presenteerde V10 als het opslaggerichte onderdeel van een bredere AI-geheugenstrategie, naast zHBM en zNAND-O. zHBM is volgens Samsung een concept waarbij geheugen met hoge bandbreedte dichter bij of verticaal boven een AI-accelerator wordt geplaatst. zNAND-O is een concept voor krachtige NAND en wordt ontwikkeld in uitvoeringen met vier en acht lagen. 5
6
7
De gemeenschappelijke gedachte achter deze projecten is verticale integratie: driedimensionale geheugenstructuren en verpakkingen moeten beperkingen rond ruimte, bandbreedte, energie en warmte helpen aanpakken. V10 is daarbij gericht op opslag met hoge capaciteit. zHBM en zNAND-O zijn in de aangeleverde bronnen nog concept- of ontwikkelarchitecturen, geen producten met een bevestigde productiestart. 1
6
7
Samsung introduceerde V10 als prototype en technologie van de volgende generatie tijdens de Future of Memory and Storage-conferentie van 2026. De toelichting van 31 augustus bevatte geen vaste datum voor massaproductie of leveringen. 1
2
Daarom moeten verdere roadmapclaims niet als vaststaande toezeggingen worden gepresenteerd. Het beschikbare bewijs bevestigt geen definitieve lanceringsplanning voor V10, geen NAND van de elfde generatie in 2027 en geen concreet Samsung-doel voor 1.000 lagen in 2030. Eerdere berichten hebben zo’n doel wel genoemd, maar dat is niet hetzelfde als een officieel bevestigde planning. 25
26
De voorzichtige conclusie is dus: V10 laat zien hoe Samsung voorbij 400 NAND-lagen wil komen met een driedelige celarchitectuur en bonded wafers voor de geheugencellen en perifere circuits. De door Samsung geclaimde verbeteringen in dichtheid, I/O en energie-efficiëntie zijn duidelijk, maar de commerciële beschikbaarheid en het tempo van toekomstige generaties blijven nog open vragen.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Samsung presenteerde op 31 augustus 2026 details over het V10 BV NAND prototype, met meer dan 400 woordlijnen en volgens het bedrijf 58% hogere bitdichtheid dan V9.
Samsung presenteerde op 31 augustus 2026 details over het V10 BV NAND prototype, met meer dan 400 woordlijnen en volgens het bedrijf 58% hogere bitdichtheid dan V9. De architectuur maakt gebruik van afzonderlijk geproduceerde wafers voor de geheugencellen en perifere schakelingen, die daarna aan elkaar worden gehecht.
Samsung mikt op energiezuinige opslag met hoge capaciteit voor AI datacenters, maar een concrete productiedatum en berichten over NAND van de elfde generatie in 2027 of 1.000 lagen in 2030 zijn hier niet bevestigd.