De siliciumgrens voorbij: Belgisch-Taiwanees-Nederlandse doorbraak brengt atoomdunne transistors naar de fabriek

Jarenlang zag de halfgeleiderindustrie tweedimensionale materialen—stoffen van slechts enkele atomen dik—als de meest veelbelovende weg om transistors verder te verkleinen voorbij de fysieke limieten van silicium. Het probleem was altijd de productie. Deze uiterst delicate materialen werkend krijgen op de standaard 300mm-wafers, met afmetingen die kunnen concurreren met de allernieuwste siliciumchips, leek verre toekomstmuziek.

Die toekomst is nu een flink stuk dichterbij. In juni 2026 presenteerde een consortium van het Leuvense onderzoekscentrum imec, de Veldhovense lithografiemachinebouwer ASML en de Taiwanese chipgigant TSMC een primeur: geschaalde n-type en p-type veldeffecttransistors met 2D-kanaalmaterialen, volledig geïntegreerd op 300mm-wafers met een 'contacted poly pitch' (CPP) van slechts 50nm .

Dit is niet zomaar een laboratoriumexperiment. Het is de eerste keer dat complementaire 2D-transistors—zowel nFETs als pFETs—samen zijn gefabriceerd op een wafer van productieformaat met een pitch die algemeen wordt beschouwd als de toegangspoort van academische curiositeit naar industriële productie .

Wat hebben ze precies gebouwd?

Het team demonstreerde twee complementaire types transistors, gebruikmakend van verschillende atoomdunne kanaalmaterialen :

• nFETs, gebouwd met MoS₂ (molybdeendisulfide) als kanaal.
• pFETs, gebouwd met ofwel WS₂ (wolfraamdisulfide) of WSe₂ (wolfraamdiselenide).

Alle componenten werden op dezelfde 300mm-siliciumwafel gefabriceerd met een schaalbare integratiestroom die compatibel is met zogenaamde 'back-end' processing . De keuze voor wolfraam-gebaseerde pFET-materialen is opvallend, aangezien imec eerder al recordprestaties voor pFETs met een monolaag WSe₂ rapporteerde op de IEDM-conferentie van 2025, met aanstuurstromen tot wel 690µA/µm .

Het cruciale getal: 50nm contacted poly pitch

De belangrijkste maatstaf is de 50nm CPP, behaald voor zowel nFET- als pFET-componenten . In de chipproductie is de contacted poly pitch een van de meest kritische maten voor transistordichtheid en een directe indicator voor hoe agressief je een logisch productieproces kunt verkleinen.

Om dit in perspectief te plaatsen: de meest geavanceerde silicium productieknooppunten van vandaag werken met pitches onder de 50nm. Het aantonen van 2D-materiaaltransistors op 50nm CPP op 300mm-wafers bewijst dat deze exotische materialen in dezelfde competitie kunnen meedraaien. Niet alleen in piepkleine onderzoekssamples, maar op hetzelfde wafelformaat dat wordt gebruikt in hoge-volume chipfabrieken .

Drie mijlpalen in één integratiestroom

Het gezamenlijke werk leverde drie specifieke, meetbare resultaten op die een duidelijke vooruitgang markeren ten opzichte van eerder onderzoek naar 2D-materialen :

1. Een wereldprimeur: geschaalde nFET- en pFET-componenten op 50nm CPP op 300mm-wafers.
2. Beide transistorpolariteiten vertoonden een extreem lage sperstroom (Ioff) bij nul gatespanning (Vg=0V).
3. De prestaties van de pFET met WSe₂-kanalen benaderden het niveau van recordbrekende componenten op labs-schaal, wat aantoont dat de integratiemethode de materiaalkwaliteit behoudt.

Bovendien leverde de CMOS-achtige integratiemethode tot 94% operationele transistors op (gedefinieerd als Imax/Imin groter dan 10⁵) over de hele wafer. Dit bevestigt dat het proces zowel robuust als stabiel is .

Het proces dat dit mogelijk maakte

Wat maakte deze sprong van lab naar fabriek mogelijk? Het consortium ontwikkelde een nieuwe integratiemethode die specifiek is ontworpen voor overgangsmetaal-dichalcogeniden (TMD's), de klasse van 2D-materialen die voor de transistorkanalen wordt gebruikt . De productiestroom omvat verschillende sleutelprocessen die cruciaal zijn voor industriële haalbaarheid :

• EUV (extreem ultraviolet) lithografie om de minuscule structuren te patrooneren die nodig zijn voor een pitch van 50nm.
• TMD-materiaaltransfertechnieken geschikt voor volledige wafers.
• High-k diëlektricum integratie voor de gate-stacks.
• Kanaalisolatie en geavanceerde chemisch-mechanische polijsting (CMP) stappen.

Deze combinatie van standaard halfgeleiderprocesapparatuur met op maat gemaakte behandeling van 2D-materialen maakt dit resultaat tot een echte productiedoorbraak, en niet slechts een materiaalkundige demonstratie.

Twee barrières in één klap geslecht

Voordat 2D-transistors silicium ooit kunnen vervangen in logische chips, moest de industrie twee fundamentele uitdagingen overwinnen . Ten eerste moest er een complete integratiestroom komen die werkt op 300mm-wafers—de standaard voor moderne chipproductie. Ten tweede moest die stroom werken voor zowel n-type als p-type componenten op dezelfde kleine afmetingen, aangezien CMOS-logica complementaire paren vereist.

Het werk van ASML, TSMC en imec lost beide obstakels op in één enkele demonstratie. Door imecs jarenlange onderzoek naar TMD-gebaseerde componenten te combineren met ASML's lithografiekennis en TSMC's productie-expertise, toonde de groep aan dat 2D-materiaaltransistors op schaal kunnen worden gefabriceerd met de pitch die nodig is voor toekomstige logische productieknooppunten .

Waar dit past in de post-silicium roadmap

Dit is geen eenmalig experiment. Het is de bekroning van een langere periode van aanhoudende vooruitgang in de hele industrie.

Imec begon al in 2018 met de 300mm-integratie van 2D-FET-materialen, toen het voor het eerst directe MOCVD-groei van WS₂ op full-size wafers demonstreerde . In 2019 toonde het onderzoekscentrum extreem verkleinde MoS₂-transistors met kanaallengtes tot 30nm . Tegen 2020 introduceerde imec 2D-materialen formeel in zijn roadmap voor het verkleinen van logische chips, waarbij de introductie werd voorzien vanaf het A7-productieknooppunt .

Meer recent toonden Intel Foundry en imec afzonderlijk op IEDM 2025 een 300mm-fab-compatibele integratie van kritieke 2DFET-modules, inclusief source/drain-contacten en gate-stacks . Op dezelfde conferentie leverde imecs samenwerking met TSMC record pFET-prestaties op met WSe₂-kanalen, waarmee de materiaalbasis werd gelegd voor de doorbraak van 2026 .

Het resultaat van ASML, TSMC en imec, gepubliceerd in juni 2026, brengt deze verschillende ontwikkelinglijnen samen in een enkele, complete demonstratie van complementaire 2D-transistors op een voor productie relevante pitch en op productiewafers. Naar verwachting is het integratieschema niet alleen toepasbaar op de TMD-materialen die in dit werk zijn gebruikt—MoS₂, WS₂ en WSe₂—maar ook op andere 2D-kanaalmaterialen .

Wat is de volgende stap?

De doorbraak werd onthuld als paper T1.3 op het VLSI 2026-symposium, getiteld "First EUV–enabled Integration Route for 50nm Pitch N and PMOS Transistors with 2D Materials Channel from a 300mm Fab" . Hoewel de componentkarakteristieken veelbelovend zijn, blijft dit een onderzoeksdemonstratie, geen commercieel product. De prestaties en betrouwbaarheid moeten nog worden bewezen op kortere pitches en de industrie moet nog standaardiseren op welke exacte 2D-materiaalstapel voor toekomstige nodes wordt gebruikt.

Maar de betekenis is glashelder: voor het eerst heeft de halfgeleiderindustrie tastbaar bewijs dat 2D-transistors hetzelfde productiepad kunnen volgen als silicium. De race naar post-silicium logica is nu pas echt begonnen.