Resterende toeleveringsbeperkingen: geheugen en ABF-substraten

Jun He gaf expliciet aan dat het knelpunt zich stroomopwaarts in de toeleveringsketen verplaatst, weg van TSMC's eigen CoWoS-capaciteit:

• HBM-geheugen: De HBM-levering is functioneel uitverkocht voor heel 2026 bij alle drie de grote DRAM-leveranciers (SK hynix, Samsung, Micron) . Er is bovendien een extra rendementsrisico bij HBM4E met 12 stapelingen; in de branche wordt gefluisterd dat sommige klanten mogelijk terugvallen op configuraties met 8 stapelingen, wat het effectieve geheugen per pakket met ongeveer 33% vermindert .
• ABF-substraten (Ajinomoto Build-up Film) : ABF-substraten blijven het kritieke knelpunt voor flipchip-pakketten met een hoog aantal lagen. TSMC's CoWoS-capaciteit is zelf volledig toegewezen tot en met 2026 en ver in 2027, met doorlooptijden van 52 tot 78 weken voor AI-verpakkingsorders . De ontoereikende levering van ABF-substraten is een grote structurele beperking die bepaalt hoeveel pakketten TSMC kan verschepen, ongeacht de beschikbaarheid van CoWoS-lijnen .

Schaalplannen: van 5,5x naar 14x reticle in 2028–2029

TSMC schetste een agressieve roadmap voor de reticle-grootte, ongeveer in een tempo van "één generatie per jaar":

Het 14x reticle CoWoS moet naar verwachting ongeveer 10 grote compute dies en 20 HBM-geheugenstapels in één enkel pakket integreren, waardoor het pakket in essentie een substraat op systeemniveau wordt . Sommige bronnen noemen 2028 voor het 14x reticle, terwijl andere (waaronder de presentatie van Jun He) 2029 voor commerciële productie vermelden. Het verschil weerspiegelt waarschijnlijk een tape-out in 2028 en een productieramp in 2029 .

Belangrijkste technische uitdagingen bij het opschalen

Het opschalen naar 14x reticle (en verder) brengt verschillende fysieke en procesmatige hobbels met zich mee:

• Kromtrekken/mechanische spanning: Een groter pakketoppervlak zorgt voor aanzienlijke doorbuiging en spanning over de interposer, het substraat en de die-stapel, wat geavanceerde materialen en procescontrole vereist .
• Signaalintegriteit en interconnectdichtheid: Het handhaven van verbindingen met hoge bandbreedte en lage latentie over een 3× groter oppervlak vraagt om vooruitgang in micro-bumps, silicon vias (TSV's) en herverdelingslagen .
• Stroomtoevoer en thermisch beheer: Een 14x-pakket met ~10 grote compute dies en 20 HBM-stapels zal een zeer hoog vermogen verbruiken, wat nieuwe koelingsoplossingen en stroomdistributienetwerken vereist .
• Lithografie 'stitching': Pakketten groter dan één enkele reticle-shot vereisen een nauwkeurige 'multi-shot stitching', een belangrijke productie-uitdaging voor het rendement op grote schaal .
• Substraatbeschikbaarheid: Grotere pakketten vereisen grotere ABF-substraten met een hoger aantal lagen – precies het onderdeel dat al het schaarst is .

TSMC is van mening dat wafer-level CoWoS (in plaats van panel-level packaging) de beste weg blijft voor deze grootste interconnecties, omdat panel-level technologieën nog niet de interconnectdichtheid van CoWoS kunnen evenaren .

Concurrentiepositie vs. Intel

TSMC's onthullingen op de OCP APAC Summit staan in schril contrast met de verpakkingsinspanningen van Intel:

• Rendementskloof: Meerdere bronnen in de sector melden dat Intel's concurrerende EMIB-T (Embedded Multi-Die Interconnect Bridge) -technologie voor geavanceerde verpakkingen nog steeds een rendement van ~90% probeert te halen, terwijl TSMC's CoWoS in HVM al de 98% heeft overschreden . Dit is een rendementskloof van 8+ procentpunt op productschaal.
• Roadmap reticle-grootte: TSMC mikt op 14x reticle (~12.000 mm²) in 2028–2029. Intel heeft publiekelijk een 12x reticle-pakket beloofd op een vergelijkbare tijdlijn, wat TSMC een ongeveer 15-20% groter doeloppervlak geeft .
• Capaciteit en ecosysteem: TSMC breidde de CoWoS-capaciteit in 2025 uit met 106% en heeft de CapEx voor 2026 verhoogd naar een record van $60–64 miljard, deels om verdere uitbreiding van de verpakkingscapaciteit te financieren . De CoWoS-capaciteit is tot en met 2027 uitverkocht, wat betekent dat TSMC's klanten (Nvidia, AMD, Broadcom, etc.) vastzitten in TSMC's verpakkingsecosysteem – een structurele gracht .
• Intel's positie: Intel's gieterij-verpakkingsactiviteiten (inclusief EMIB-T) bevinden zich nog in de rendementsopbouwfase en hebben nog geen vergelijkbare productieschaal bereikt. De kloof in rendement en capaciteit betekent dat TSMC voor de nabije toekomst de dominante leverancier van geavanceerde verpakkingen voor high-end AI-versnellers blijft.

Conclusie

TSMC's 5,5x reticle CoWoS heeft 98-99% HVM-rendementen behaald, waardoor het AI-chip-toeleveringsknelpunt is verschoven van TSMC's eigen verpakkingslijnen naar HBM-geheugen en ABF-substraatlevering. Het bedrijf is van plan op te schalen naar 14x reticle (~12.000 mm²) in 2028–2029, met de mogelijkheid om ~10 compute dies en 20 HBM-stapels te integreren – maar staat voor aanzienlijke mechanische, thermische en substraatuitdagingen. Ten opzichte van Intel's EMIB-T (geschat op ~90% rendement) heeft TSMC een dominante voorsprong in rendement, schaal en capaciteit op het gebied van geavanceerde verpakkingen voor AI.

Resterende toeleveringsbeperkingen: geheugen en ABF-substraten

Jun He gaf expliciet aan dat het knelpunt zich stroomopwaarts in de toeleveringsketen verplaatst, weg van TSMC's eigen CoWoS-capaciteit:

• HBM-geheugen: De HBM-levering is functioneel uitverkocht voor heel 2026 bij alle drie de grote DRAM-leveranciers (SK hynix, Samsung, Micron) . Er is bovendien een extra rendementsrisico bij HBM4E met 12 stapelingen; in de branche wordt gefluisterd dat sommige klanten mogelijk terugvallen op configuraties met 8 stapelingen, wat het effectieve geheugen per pakket met ongeveer 33% vermindert .
• ABF-substraten (Ajinomoto Build-up Film) : ABF-substraten blijven het kritieke knelpunt voor flipchip-pakketten met een hoog aantal lagen. TSMC's CoWoS-capaciteit is zelf volledig toegewezen tot en met 2026 en ver in 2027, met doorlooptijden van 52 tot 78 weken voor AI-verpakkingsorders . De ontoereikende levering van ABF-substraten is een grote structurele beperking die bepaalt hoeveel pakketten TSMC kan verschepen, ongeacht de beschikbaarheid van CoWoS-lijnen .

Schaalplannen: van 5,5x naar 14x reticle in 2028–2029

TSMC schetste een agressieve roadmap voor de reticle-grootte, ongeveer in een tempo van "één generatie per jaar":

Het 14x reticle CoWoS moet naar verwachting ongeveer 10 grote compute dies en 20 HBM-geheugenstapels in één enkel pakket integreren, waardoor het pakket in essentie een substraat op systeemniveau wordt . Sommige bronnen noemen 2028 voor het 14x reticle, terwijl andere (waaronder de presentatie van Jun He) 2029 voor commerciële productie vermelden. Het verschil weerspiegelt waarschijnlijk een tape-out in 2028 en een productieramp in 2029 .

Belangrijkste technische uitdagingen bij het opschalen

Het opschalen naar 14x reticle (en verder) brengt verschillende fysieke en procesmatige hobbels met zich mee:

• Kromtrekken/mechanische spanning: Een groter pakketoppervlak zorgt voor aanzienlijke doorbuiging en spanning over de interposer, het substraat en de die-stapel, wat geavanceerde materialen en procescontrole vereist .
• Signaalintegriteit en interconnectdichtheid: Het handhaven van verbindingen met hoge bandbreedte en lage latentie over een 3× groter oppervlak vraagt om vooruitgang in micro-bumps, silicon vias (TSV's) en herverdelingslagen .
• Stroomtoevoer en thermisch beheer: Een 14x-pakket met ~10 grote compute dies en 20 HBM-stapels zal een zeer hoog vermogen verbruiken, wat nieuwe koelingsoplossingen en stroomdistributienetwerken vereist .
• Lithografie 'stitching': Pakketten groter dan één enkele reticle-shot vereisen een nauwkeurige 'multi-shot stitching', een belangrijke productie-uitdaging voor het rendement op grote schaal .
• Substraatbeschikbaarheid: Grotere pakketten vereisen grotere ABF-substraten met een hoger aantal lagen – precies het onderdeel dat al het schaarst is .

TSMC is van mening dat wafer-level CoWoS (in plaats van panel-level packaging) de beste weg blijft voor deze grootste interconnecties, omdat panel-level technologieën nog niet de interconnectdichtheid van CoWoS kunnen evenaren .

Concurrentiepositie vs. Intel

TSMC's onthullingen op de OCP APAC Summit staan in schril contrast met de verpakkingsinspanningen van Intel:

• Rendementskloof: Meerdere bronnen in de sector melden dat Intel's concurrerende EMIB-T (Embedded Multi-Die Interconnect Bridge) -technologie voor geavanceerde verpakkingen nog steeds een rendement van ~90% probeert te halen, terwijl TSMC's CoWoS in HVM al de 98% heeft overschreden . Dit is een rendementskloof van 8+ procentpunt op productschaal.
• Roadmap reticle-grootte: TSMC mikt op 14x reticle (~12.000 mm²) in 2028–2029. Intel heeft publiekelijk een 12x reticle-pakket beloofd op een vergelijkbare tijdlijn, wat TSMC een ongeveer 15-20% groter doeloppervlak geeft .
• Capaciteit en ecosysteem: TSMC breidde de CoWoS-capaciteit in 2025 uit met 106% en heeft de CapEx voor 2026 verhoogd naar een record van $60–64 miljard, deels om verdere uitbreiding van de verpakkingscapaciteit te financieren . De CoWoS-capaciteit is tot en met 2027 uitverkocht, wat betekent dat TSMC's klanten (Nvidia, AMD, Broadcom, etc.) vastzitten in TSMC's verpakkingsecosysteem – een structurele gracht .
• Intel's positie: Intel's gieterij-verpakkingsactiviteiten (inclusief EMIB-T) bevinden zich nog in de rendementsopbouwfase en hebben nog geen vergelijkbare productieschaal bereikt. De kloof in rendement en capaciteit betekent dat TSMC voor de nabije toekomst de dominante leverancier van geavanceerde verpakkingen voor high-end AI-versnellers blijft.

Conclusie

TSMC's 5,5x reticle CoWoS heeft 98-99% HVM-rendementen behaald, waardoor het AI-chip-toeleveringsknelpunt is verschoven van TSMC's eigen verpakkingslijnen naar HBM-geheugen en ABF-substraatlevering. Het bedrijf is van plan op te schalen naar 14x reticle (~12.000 mm²) in 2028–2029, met de mogelijkheid om ~10 compute dies en 20 HBM-stapels te integreren – maar staat voor aanzienlijke mechanische, thermische en substraatuitdagingen. Ten opzichte van Intel's EMIB-T (geschat op ~90% rendement) heeft TSMC een dominante voorsprong in rendement, schaal en capaciteit op het gebied van geavanceerde verpakkingen voor AI.