Google stopt naar verluidt CPU-kernen in zijn volgende TPU — en dat verandert alles voor agentische AI

In midden augustus 2026 meldde SemiAnalysis 'marktgeruchten' dat Google samenwerkt met AMD aan een TPU-project in de v10-generatie . Als dit klopt, zou de samenwerking AMD's eerste substantiële betrokkenheid bij een groot custom AI ASIC-programma betekenen — en het signaleert iets dat veel groter is dan een wijziging in de toeleveringsketen: het begin van het einde voor pure-matrix AI-versnellers .

Het gerapporteerde Google-AMD TPU v10-partnerschap

SemiAnalysis, overgenomen door Tom's Hardware en andere media, meldt dat Google een hybride AI ASIC onderzoekt die AMD CPU-kernen op dezelfde chipverpakking zou kunnen integreren, naast Google's eigen accelerator-technologie . Analisten denken dat Google geïnteresseerd is in AMD's geavanceerde verpakkingstechnologie en 3D-integratie (SoIC), evenals zijn CPU-ontwerpen voor CPU-intensieve workloads .

Voor de context: Broadcom blijft Google's vaste partner voor het ontwerp van TPU's. In maart 2026 ondertekenden ze een openbare samenwerkingsovereenkomst voor vijf jaar, die de generaties v8 tot en met v11 dekt . MediaTek verzorgt de I/O en productiecoördinatie voor de huidige Ironwood (TPU v7x)-generatie . De betrokkenheid van AMD lijkt een project binnen de v10-generatie te zijn — niet per se een volledige vervanging van Broadcom, hoewel de verwachte CoWoS-productie van Broadcom voor Ironwood naar verluidt met ongeveer 32.000 wafers is verlaagd .

Daarnaast overweegt Google naar verluidt Samsung Foundry voor de productie van componenten van de v10 (codenaam 'Ice Fish') om de afhankelijkheid van TSMC te verminderen en voert het vergevorderde gesprekken met Marvell voor andere custom AI-chips .

Belangrijke kanttekening: Niets is bevestigd door Google of AMD. Het SemiAnalysis-rapport is marktgerucht, geen officiële aankondiging, en het AMD-project kan een specifieke SKU, een experimenteel pad of een hedge zijn voor diversificatie .

Waarom hybride chips logisch zijn voor agentische AI en reinforcement learning

De overstap van een pure-matrix ASIC naar een hybride chip met geïntegreerde CPU-kernen is een directe architecturale reactie op de veranderende aard van AI-workloads — met name reinforcement learning (RL) en agentische AI.

Agentische AI is CPU-gebonden, niet GPU-gebonden

Traditionele batch-inference is vrijwel volledig GPU-gebonden: een prompt gaat erin, de GPU voert een forward pass uit, tokens komen eruit . Agentische AI-workloads zijn fundamenteel anders. Orchestratie, planning, het aanroepen van tools, sandbox-uitvoering en interactie met de omgeving draaien allemaal op de CPU, niet op de GPU .

Een academische studie wees uit dat tool-gedomineerde agentische AI-workloads aanzienlijk worden geflest door toolverwerking op de CPU, wat tot 88% van de end-to-end latentie kan verbruiken . Een aparte analyse van Akash Borate schatte dit zelfs op 90,6% .

De CPU:GPU-ratio verschuift radicaal

In AI-trainingclusters is de CPU:GPU-ratio ongeveer 1:7 of 1:8 . Naarmate workloads verschuiven naar inference, daalt dit naar 1:3 of 1:4 . Voor agentische implementaties onthulde Intel tijdens zijn Q1 2026-earningscall dat sommige klanten al vier CPU's per GPU gebruiken — een 1:1-ratio in bepaalde clusters .

Morgan Stanley voorspelt een groei van $32,5 tot $60 miljard in de CPU-markt tegen 2030, volledig gedreven door deze verschuiving . AMD zelf stelt dat agentische AI geen enkele, GPU-gerichte inference-workload is, maar een heterogene end-to-end-workflow die CPU's met een hoge kerndichtheid en een hoog aantal threads vereist voor orchestratie en sandbox-uitvoering .

Reinforcement learning vereist strakke sandbox-loops

RL-training — vooral voor agentische modellen — vereist herhaalde cycli van sandbox-uitvoering, omgevingssimulatie, beloningsberekening en beleidsupdates. Deze lussen omvatten aanzienlijke CPU-gedreven orchestratie die niet efficiënt op pure matrixversnellers kan worden uitgevoerd.

Nvidia's Vera (88-core Olympus-ontwerp) en Intel's Xeon 6+ worden beide geoptimaliseerd voor dit patroon van 'strakke reinforcement learning sandbox-loops' . De hardware-industrie convergeert naar een gedeeld inzicht: toekomstige AI-versnellers zullen geen pure matrix-motoren zijn.

Google's hybride TPU v10 als voorteken

Door AMD CPU-kernen direct op de TPU-verpakking te integreren, kan Google PCIe-flessenhalzen voor deze CPU-intensieve agentische loops elimineren, de latentie verminderen en de cyclus 'tool call → omgevingsstap → beleidsupdate' op één strak gekoppelde chip laten draaien. Dit is de hardwarematige belichaming van het inzicht dat toekomstige AI-systemen heterogene system-on-package-ontwerpen zullen zijn die rekentypen mengen op basis van de werkloadfase.

De bredere implicaties

Gebied	Wat het betekent
Architectuur	AI ASIC's evolueren van pure matrixversnellers naar hybride CPU+versneller-chiplets.
Workloadsignaal	RL en agentische AI hebben fundamenteel andere rekenprofielen (vertakkingen, tool-aanroepen, orchestratie) dan dichte training — ze hebben CPU-kernen nodig, niet alleen meer GPU-FLOPS.
Toeleveringsketen	Google versnippert zijn TPU-partnerschappen over Broadcom, MediaTek, Marvell en nu AMD, waardoor de afhankelijkheid van één leverancier afneemt en toegang ontstaat tot gespecialiseerd IP.
Marktimplicaties	AMD krijgt voor het eerst een voet aan de grond in custom AI ASIC's. Nvidia staat onder architectuurdruk van zowel GPU-concurrenten als deze hybride ASIC-trend.

De conclusie

Het feit dat Google naar verluidt CPU-kernen in zijn TPU v10 stopt, is geen incrementele aanpassing — het is een erkenning dat de AI-versneller van 2028 er heel anders uit zal zien dan die van 2024. Agentische AI en reinforcement learning herschrijven de regels van computerarchitectuur, en de chip die duizend keer per seconde een tool-aanroepende loop moet verwerken, moet anders worden gebouwd dan de chip die één grote matrixvermenigvuldiging doet.

Als de geruchten van SemiAnalysis kloppen, zijn Google en AMD die chip nu aan het bouwen.