TSMC's 50x siliciumfotonica-inzet: hoe COUPE AI-datacenters tegen 2028 zal hervormen

De capaciteitsdoelen: van 500 naar 25.000 wafers per maand

Het uitbreidingsplan is strak getrapt. Volgens recente rapporten van Commercial Times en TrendForce zal de PIC-capaciteit van TSMC stijgen van ongeveer 500 wafers per maand nu naar 10.000 wafers per maand in het tweede kwartaal van 2026. In het vierde kwartaal van 2026 loopt dat op tot 15.000, en de doelstelling voor 2028 is ten minste 25.000 wafers per maand ^MTT.

Bij een geschatte 648 dies per wafer zou de productie in 2028 op jaarbasis ongeveer 194 miljoen PIC-dies opleveren bij volledige capaciteit ^T1. Ter vergelijking: de huidige capaciteit van ~500 wafers per maand levert ongeveer 4 miljoen dies per jaar op ^T.

Belangrijkste klanten: NVIDIA en Broadcom voorop

NVIDIA en Broadcom worden genoemd als de eerste grote klanten voor de COUPE-productie. Volgens rapporten hebben zij al orders geplaatst ^MAE. Omdat de PIC-productiecapaciteit tijdens de eerste opbouw in 2026–2027 beperkt is, zullen deze twee bedrijven naar verwachting de belangrijkste afnemers zijn van de vroege output ^T.

NVIDIA heeft zijn optische toeleveringsketen snel veiliggesteld. In maart 2026 investeerde het bedrijf 4 miljard dollar (2 miljard per bedrijf) in Lumentum en Coherent, waarmee het meerjarige inkoopverplichtingen voor hoogwaardige laserchips en geavanceerde optische materialen vastlegde ^EL. NVIDIA is van plan om in de tweede helft van 2026 COUPE-gebaseerde switches uit te brengen, waaronder Spectrum-X Ethernet-fotonica-switches, die gebruikmaken van TSMC's SoIC-technologie ^R.

De technologie: COUPE + SoIC-X

COUPE is in de kern een verpakkingsinnovatie. Het maakt gebruik van TSMC's geavanceerde SoIC-X-technologie (System on Integrated Chips) om een elektronische geïntegreerde schakeling (EIC) direct bovenop een fotonische geïntegreerde schakeling (PIC) te stapelen met behulp van hybride koper-op-koperverbindingen ^STS. De EIC wordt geproduceerd op een 65nm-knooppunt, terwijl de PIC de optische signalering verzorgt ^SS.

Deze heterogene integratie is de cruciale factor. Door de elektronische en fotonische chips met een onderlinge afstand van minder dan tien micrometer te verbinden, claimt TSMC dat COUPE een 5–10x verbetering in energie-efficiëntie, 10–20x lagere latentie en een kleinere voetafdruk oplevert in vergelijking met traditionele pluggable optische modules ^T.

De aanpak trekt een breder ecosysteem aan. TSMC werkt samen met EDA-toolleveranciers Ansys, Synopsys en Cadence om het ontwerp van fotonica te ondersteunen. Himax is bevestigd als de exclusieve leverancier van microlensarrays voor de eerste twee COUPE-generaties ^SLM.

De CPO-markt bereikt in 2026 een omslagpunt

2026 wordt algemeen beschreven als het jaar waarin co-packaged optics (CPO) de overstap maakt van proefopstellingen naar grootschalige commerciële productie ^HG. Meerdere marktonderzoeksrapporten komen overeen met deze tijdlijn: de CPO-markt wordt in 2026 geschat op 2,2–4,2 miljard dollar, met een verwachte samengestelde jaarlijkse groei van 25–35% tot 2031 ^G. IDTechEx voorspelt dat de markt in 2036 de 20 miljard dollar zal overschrijden, met een CAGR van 37% ^I.

AI-datacenters zijn de belangrijkste vraagmotor. De Spectrum-6 Ethernet-switch van NVIDIA, onthuld op CES 2026, levert een totale bandbreedte van 409,6 Tbps met behulp van geïntegreerde siliciumfotonica-engines en vermindert het stroomverbruik van de interconnectie met een factor 5 in vergelijking met de vorige generatie ^M. Ook Broadcom en Marvell ontwikkelen CPO-platforms gericht op 1,6T en meer ^AP.

Het verhaal van energie-efficiëntie is overtuigend. Traditionele koper- en pluggable-systemen verbruikten begin 2025 12–15 picojoule per bit, terwijl nieuwe CPO-systemen van Broadcom en NVIDIA werken op 5 pJ/bit of minder, met een vooruitzicht naar onder 1 pJ/bit ^MF.

Opbrengstproblemen en verpakkingsbeperkingen

Het uitbreidingsplan brengt aanzienlijke risico's met zich mee. Rapporten noemen een hypothetische SoIC-stapelopbrengst van ongeveer 50% voor de vroege productie, wat het aantal voltooide optische engines effectief zou halveren ten opzichte van het aantal ruwe PIC-dies ^T1. Wanneer ook de verliezen bij de verdere assemblage worden meegerekend, kunnen de daadwerkelijke verzendingen van optische engines aanzienlijk lager uitvallen—naar schatting 39 miljoen eenheden bij de huidige capaciteit, oplopend tot 486 miljoen bij de doelstelling voor 2028, tegenover 194 miljoen ruwe dies ¹.

Geavanceerde verpakkingscapaciteit is op zichzelf al een knelpunt. TSMC's CoWoS-capaciteit (Chip-on-Wafer-on-Substrate) is tot en met 2026 uitverkocht en CEO C.C. Wei heeft publiekelijk erkend dat CoWoS uiterst krap blijft ^O. TSMC verwacht dat de CoWoS-capaciteit van 2022 tot 2027 zal groeien met een CAGR van meer dan 80%, maar siliciumfotonica concurreert nu om hetzelfde geavanceerde verpakkingscomplex—CoWoS en SoIC—dat al onder druk staat door GPU- en HBM-integratie ^TB. Industrieanalisten beschrijven de siliciumfotonica-capaciteit van TSMC als het volgende waarschijnlijke knelpunt in de AI-toeleveringsketen na CoWoS ^MB.

Samenvatting: de PIC-capaciteitsroutekaart van TSMC

De conclusie

TSMC voert een historisch agressieve capaciteitsuitbreiding door in siliciumfotonica, verankerd door het COUPE/SoIC-X-platform en gevoed door de vraag van AI-datacenters. De opmars van 500 naar 25.000 wafers per maand in minder dan drie jaar vertegenwoordigt een 50-voudige toename, met gevolgen voor de gehele AI-hardwaretoeleveringsketen. De grootste risico's op korte termijn blijven echter de opbrengst—met name SoIC-stapelopbrengsten in de ~50%—en de bredere bottleneck in geavanceerde verpakkingen ^MHTM.

Als deze gok slaagt, zal TSMC's inzet op licht zijn rol als centrale gieterij voor interconnectietechnologie in het AI-tijdperk verstevigen, waarmee het zijn dominantie uitbreidt van logica en geavanceerde verpakkingen naar het optische domein.