Huawei Kirin 2026: 238 miljoen transistors per mm² zonder EUV – dankzij LogicFolding

Tijdens de 2026 IEEE International Symposium on Circuits and Systems (ISCAS) in Shanghai presenteerde Huawei-chipchef He Tingbo de Version 2 Tau (τ) Scaling Law en gedetailleerde productiegegevens voor de aankomende Kirin 2026-processor ^GN. De Kirin 2026 is de eerste commerciële chip die de LogicFolding-architectuur gebruikt. Deze 3D-stapeltechniek levert aanzienlijke prestatiewinst op zonder kleinere transistoren of extreem ultraviolette (EUV) lithografie ^GH.

Productiegegevens uit de Tau Scaling Law-paper

Huawei meldde dat het in de afgelopen zes jaar 381 chips heeft ontworpen en in massa geproduceerd op basis van de Tau Scaling Law. Deze chips worden gebruikt in smartphones, AI-versnellers, auto-elektronica en infrastructuur ^GNN. De belangrijkste cijfers voor de Kirin 2026 zijn:

• Transistordichtheid: 238 miljoen transistoren per vierkante millimeter (MTr/mm²). Dat is 53,5–55% meer dan de 155 MTr/mm² van de vorige generatie, op hetzelfde productieproces ^TCC.
• Energie-efficiëntie: 40–41% verbetering in het stroomverbruik van de prestatierkeren ^TPS.
• Klokfrequentie: Ongeveer 3,1 GHz voor de prestatierkeren ^PSN.
• Roadmap: In 2031 verwacht Huawei dat high-end chips op basis van de Tau Scaling Law een dichtheid bereiken die overeenkomt met een 1,4 nm- (14 Å) procesknooppunt ^GCX.

Hoe LogicFolding signaalvoortplanting verbetert met een bonding pitch van 1,5 µm

LogicFolding is een 3D-chiparchitectuur die logische circuits van een enkele laag 'vouwt' naar twee of meer verticaal gestapelde actieve lagen ^CN. De techniek werkt via twee samenhangende innovaties:

• Kortere kritische signaalpaden: Door kritieke logische paden over gestapelde lagen te verdelen, wordt de fysieke afstand die signalen moeten afleggen drastisch verkort. Dit vermindert de RC-vertraging (resistief-capacitief), de belangrijkste component van signaalvoortplantingstijd ^CNYE.
• Ultrafijne hybride bonding met 1,5 µm pitch: De Kirin 2026 gebruikt een 3D-stapelarchitectuur met een bond-pitch van 1,5 µm, mogelijk gemaakt door geavanceerde wafer-naar-wafer hybride bonding ^YTX. Dit levert 16–36× dichtere verticale verbindingen op in vergelijking met gangbare through-silicon vias (TSV's). Hierdoor kunnen architecturen fijnmazig over meerdere chips worden gesplitst, wat de routering verder optimaliseert ^YXC.

Het gecombineerde effect verkort direct de tijdconstante τ (signaalvoortplantingsvertraging) – het centrale optimalisatiedoel van de Tau Scaling Law – zonder afhankelijk te zijn van kleinere transistoren ^GNE. He Tingbo stelde dat het bij eerdere generaties drie jaar duurde om de dichtheid van 126 naar 155 MTr/mm² te krijgen, terwijl LogicFolding de sprong naar 238 MTr/mm² in één generatie realiseert ^TY.

Transistordichtheid zonder kleiner procesknooppunt

Huawei bereikte 238 miljoen transistoren per vierkante millimeter (MTr/mm²) op de Kirin 2026 zonder over te stappen op een kleiner productieproces ^TCC. De dichtheid is vergelijkbaar met TSMC's 3 nm-proces en Intel's 18A-knooppunt, en wordt behaald op bestaande Chinese productie-infrastructuur – vermoedelijk SMIC's 7nm-klasse DUV-gebaseerde processen ^BHU.

Metriek	Voor LogicFolding	Met LogicFolding	Verbetering
Transistordichtheid	155 MTr/mm²	238 MTr/mm²	+53,5–55% TCC
Energie-efficiëntie (P-core)	Basisniveau	+40–41% TPS
Klokfrequentie (piek)	~2,7 GHz (schatting)	~3,1 GHz PSN
Procesknooppunt	Ongewijzigd	Ongewijzigd	N.v.t.

Hoe deze strategie Huawei helpt Amerikaanse EUV-exportcontroles te omzeilen

Amerikaanse exportcontroles verbieden Huawei de aankoop van ASML's EUV-lithografiemachines (extreem ultraviolet), die nodig zijn om de kleinste transistorstructuren onder 7 nm te maken. Huawei's strategie omzeilt deze beperking via verschillende samenhangende tactieken ^GCCBYTTXX:

• Verschuiven van de meetlat: De Tau Scaling Law vervangt geometrisch schalen (de wet van Moore) door tijdschaling. Het optimaliseert de signaalvoortplantingsvertraging (τ) via architectonische en 3D-innovatie, niet via lithografisch krimpen ^GNT.
• Lithografie-onafhankelijke dichtheidswinst: De dichtheidstoename door LogicFolding komt van verticale stapeling en kortere verbindingen, niet van fijnere fotolithografie. Zo haalt Huawei meer prestaties uit bestaande, sanctie-compatibele procesknooppunten ^CCB.
• Hybride bonding als EUV-vervanger: Huawei's agressieve 1,5 µm hybride bonding-pitch levert dichte verticale verbindingen zonder EUV-apparatuur. Analistenbureau SemiAnalysis merkte op dat Huawei hiermee concurrenten lijkt te overtreffen in geavanceerde hybride bonding ^YTX.
• Roadmap naar 1,4 nm-equivalent in 2031: Door LogicFolding-achtige 3D-integratie verder te verfijnen, claimt Huawei dat het tegen 2031 een transistordichtheid kan bereiken die overeenkomt met een 1,4 nm-proces, zonder ooit EUV-gereedschap te gebruiken ^GCBX.

NVIDIA-CEO Jensen Huang noemde de Tau Scaling Law "een doorbraak", maar voegde eraan toe dat het "geen bedreiging vormt voor TSMC" ^N.

Belangrijke kanttekening: Geen onafhankelijke verificatie

Huawei heeft geen onafhankelijke benchmarkgegevens gepubliceerd en ook niet bekendgemaakt welke Chinese fabriek (vermoedelijk SMIC) de Kirin 2026 produceert ^CHY. Verschillende analisten en publicaties, waaronder The Register en Tech Times, waarschuwen dat de claims met voorzichtigheid moeten worden behandeld totdat tests door derden de prestaties bevestigen ^TCYY. Tot die verificatie blijft het bij Huawei's eigen karakterisering.