Googles miljardenbet op Intels chippakkettechnologie: de belofte, de yield-uitdaging en de vreemde tegenstrijdigheid

De beslissing van Google om Intels EMIB-T (Embedded Multi-die Interconnect Bridge met Through-Silicon Vias) te gebruiken voor zijn volgende TPU (codenaam Humufish, voorheen TPUv8e) is een van de meest ingrijpende verschuivingen in de AI-chipsector op dit moment. Het is een groot vertrouwen in Intels verpakkingstechnologie, maar ook een gok met hoge inzetten.

Waarom Google overstapt: het CoWoS-capaciteitstekort

De belangrijkste reden is simpel: er is niet genoeg CoWoS-capaciteit bij TSMC. De explosieve AI-vraag heeft de productie van CoWoS volledig vastgezet. Intels EMIB is momenteel het enige geloofwaardige alternatief op grote schaal voor AI-versnellers. EMIB-T wordt beschreven als 'veelzijdiger, schaalbaarder en goedkoper dan CoWoS 2.5D'.

Voor Humufish wordt de rekendie door Google zelf ontworpen en deels door TSMC geproduceerd, terwijl MediaTek het ontwerp van de back-end verzorgt. De chip wordt verwacht in de tweede helft van 2027. Volgens Aletheia Capital is het die-oppervlak van Humufish 9 tot 10x de reticle-grootte, met een substraat van circa 13.700 mm² (16x reticle). Dat is te groot en te duur voor CoWoS. EMIB-T is de standaard, met CoPoS als back-up.

Kortom: Google had een verpakkingsoplossing nodig die 'megapakketten' aankan die voor CoWoS economisch onhaalbaar zijn. EMIB-T is het antwoord.

Technische voordelen: hoe EMIB-T verschilt van CoWoS

Het architectuurverschil is fundamenteel. CoWoS plaatst elke chip op een grote silicium interposer die het hele pakket beslaat — een dure plak die veel silicium verspilt aan de randen als pakketten groeien. EMIB verwerkt daarentegen kleine siliciumbruggen in het organische substraat alleen waar chips elkaar raken. De rest blijft goedkoop organisch materiaal.

Kenmerk	Intel EMIB-T	TSMC CoWoS
Interposer-aanpak	Kleine siliciumbruggen in organisch substraat, alleen bij chip-connecties	Grote silicium interposer over heel pakket
Reticle-schaling	Schalen ver voorbij 9,7x reticle; doel 12x in 2028	CoWoS-S ~3,3x; CoWoS-L tot ~5,5x en ~9,5x in 2027
Verticale connectiviteit	EMIB-T voegt Through-Silicon Vias (TSV's) toe in bruggen voor verticaal stroom/signaal	Aparte energie- infrastructuur in interposer
Kosten bij zeer grote chips	Gelokaliseerde bruggen verminderen siliciumoppervlak drastisch, lagere kosten per pakket	Volledige interposer wordt snel duur en yield-krakerig bij grotere reticles
Stroomlevering	TSV's in bruggen leveren verticale stroom met 30% minder weerstand	Volwassen, maar aparte structuren

Het verschil wordt vaak beschreven als een snelwegennet (CoWoS) versus een brug bij een rivier (EMIB). Voor Humufish met zijn ~10x reticle-die is dat kosten- en schaalvoordeel doorslaggevend.

De 90%-yield-uitdaging: een lastigere klim dan het klinkt

Google heeft Intel de opdracht gegeven om meer dan 3 miljoen TPU's te bouwen in 2028, bevestigd door The Information op basis van vier bronnen. Industrieanalyse wijst uit dat het vooral om geavanceerde verpakking gaat, aangezien Intels eigen processen niet concurrerend zijn met TSMC voor geavanceerde logica.

Maar het volume stuit op een productierealiteit: Intels EMIB-T heeft ongeveer 90% technologische validatie-yield gehaald voor het Humufish-project. Analist Ming-Chi Kuo ziet dat als een positief signaal, maar de benchmark is FCBGA-montage-yield, die de industrie op 98%+ draait. Kuo waarschuwt dat de klim van 90% naar 98% 'moeilijker kan zijn dan van 0% naar 90%'.

Ter vergelijking: TSMC mikt op 98% productie-yield voor zijn CoWoS van 5,5x reticle in 2026. Deze yield-kloof betekent dat Intel een extreem lastig productieprobleem moet oplossen om de 3 miljoen stuks economisch haalbaar te maken. Elk procentpunt yield-verlies op een dure AI-chip vertaalt zich direct in tientallen miljoenen euro's aan misgelopen inkomsten.

Intel bouwt aan zijn Project Pelican-fabriek in Maleisië, die naar verwachting in 2026 operationeel wordt. Toch is het halen van multi-miljoen aantallen met hoge yield voor een nieuwe techniek (EMIB-T) ongekend voor Intels foundry-verpakkingsdivisie.

De ironische tegenstelling: Intel laat EMIB vallen voor eigen vlaggenschip

Het meest ongemakkelijke aan Googles EMIB-T-investering is dit: Intels eigen aankomende Diamond Rapids Xeon-processor gebruikt EMIB niet. Volgens SemiAnalysis (via LinkedIn) 'laat Intel EMIB vallen voor UCIe in Diamond Rapids… Diamond Rapids zal waarschijnlijk UCIe over substraat gebruiken voor een langeafstands-chip-connectie'. Intel toonde een UCIe-link op ISSCC.

Dit creëert een scherpe ironie: Intel verkoopt EMIB-T aan Google als zijn paradepaardje voor externe klanten, maar stapt er intern voor zijn eigen vlaggenschip van af. De reden is dat voor monolithische CPU-chiplets UCIe over standaard substraat voldoende bandbreedte biedt tegen lagere kosten en complexiteit — maar de symboliek is ongemakkelijk.

Intel vraagt de markt om EMIB te vertrouwen voor 3 miljoen TPU's, terwijl zijn eigen vlaggenschip Xeon kiest voor een andere standaard. Zoals SemiAnalysis het stelde: 'Intels beste verpakkingstechnologie — voor iedereen behalve Intel'.

Noot: De details van Diamond Rapids zijn afkomstig van industrie-analisten en LinkedIn-berichten van SemiAnalysis, die geloofwaardig zijn maar niet officieel door Intel zijn bevestigd.

Conclusie

Googles EMIB-T-investering is een vertrouwensbetuiging in Intels verpakking op het moment dat CoWoS-capaciteit overbelast is. Voor zeer grote chips (~10x reticle) biedt EMIB-T echte kosten- en schaalvoordelen. Maar Intel staat voor een steile yield-klim (90% → 98%+) en een opschaling naar miljoenen stuks met een techniek die het nog nooit op die schaal heeft gedraaid. De tegenstrijdigheid dat Diamond Rapids EMIB laat vallen, onderstreept hoe Intel de techniek promoot voor externe klanten, terwijl het eigen hoogste-volume product naar een andere standaard migreert.