Huawei Kirin 2026: hoe LogicFolding stroomverbruik moet verlagen met 3D-stapeling

Huawei probeert met LogicFolding meer prestaties en een lager energieverbruik uit fysiek chipontwerp en 3D-integratie te halen, in plaats van uitsluitend transistoren op een nieuwer productieproces kleiner te maken. Voor de voorgestelde mobiele Kirin 2026-processor zegt Huawei circuits over twee actieve siliciumlagen te verdelen, die face-to-face via dichte hybride verbindingen aan elkaar worden gekoppeld. Het idee is eenvoudig: onderdelen die vaak met elkaar communiceren dichter bij elkaar plaatsen, zodat signalen een kortere afstand afleggen. 23

De gemelde winst moet wel worden gelezen als Huawei-claims, gebaseerd op de eigen meetmethode en een vergelijking met de Kirin 9030 Pro. Het is geen bewijs dat Huawei een gelijkwaardig nieuw lithografisch productieproces heeft bereikt, noch dat elke toepassing dezelfde verbetering zal zien. 23

Wat LogicFolding verandert

Bij een conventionele platte chip ligt de logica grotendeels op één siliciumvlak. Naarmate een ontwerp groter wordt, moeten data- en kloksignalen soms steeds langere metalen verbindingen afleggen. LogicFolding verdeelt digitale, analoge en geheugenfuncties juist over verticaal gestapelde actieve lagen. Hybride verbindingen zorgen voor een dicht netwerk van verticale koppelingen tussen die lagen. 23

Volgens berichtgeving over Huawei’s materiaal gebruikt Kirin 2026 een hybride verbindingsafstand van ongeveer 1,5 micrometer en circa 50 miljoen verticale verbindingen. Huawei rapporteert daarbij een stijging van de transistor­dichtheid van 155 MTr/mm² naar 238 MTr/mm² volgens zijn eigen meetmethode: grofweg 53,5% tot 55% meer, terwijl hetzelfde productieproces als bij de Kirin 9030 Pro als uitgangspunt dient. 35

Daarom is het beter om hier te spreken van effectieve dichtheid. De winst komt voort uit een andere plaatsing en koppeling van circuits, niet noodzakelijk doordat elke transistor fysiek kleiner is geworden.

Waarom kortere draden timing en verbruik kunnen verbeteren

De technische redenering draait om lange metalen verbindingen, die weerstand en capaciteit hebben. Een signaal op zo’n verbinding kost tijd om zich voort te planten. Ook kost het dynamische energie om de capaciteit van de draad telkens op te laden en te ontladen.

Door nauw samenwerkende logica in tegenover elkaar liggende lagen te zetten, wil Huawei bepaalde lange verbindingen over het chipoppervlak vervangen door veel kortere verticale sprongen. In principe kan dat:

• vertraging op kritieke paden verminderen;
• routes voor klokdistributie verkorten;
• de behoefte aan signaalversterkers en klokbuffers terugdringen;
• de capaciteit van verbindingen verlagen; en
• extra timingmarge bieden, of vergelijkbare prestaties bij een lagere spanning mogelijk maken.

Dat is de gedachte achter Huawei’s Tau (τ) Scaling: vooruitgang moet niet alleen worden gemeten aan transistorafmetingen, maar ook aan de tijd die signalen nodig hebben om door een circuit en systeem te bewegen. Huawei presenteert LogicFolding expliciet als een manier om signaalvertraging te verkorten en tegelijk dichtheid en energie-efficiëntie te verbeteren.

Waarom Huawei nadruk legt op dataverplaatsing

Huawei beweert niet dat het schakelen van transistoren geen energie kost. De stelling is dat in grote moderne processors het verplaatsen van data en het distribueren van kloksignalen een aanzienlijk deel van het dynamische energieverbruik kan uitmaken. Elke lange route over metaal, en elke buffer die nodig is om zo’n route aan te sturen, voegt schakelactiviteit toe.

Daardoor wordt fysieke nabijheid belangrijk. Als een onderdeel dat data produceert vlak bij het onderdeel staat dat die data verwerkt, hoeft de chip minder tijd en energie te steken in het transport van signalen. LogicFolding is dus net zozeer een strategie voor lokaliteit als een verpakkingstechniek. 2

Huawei’s gemelde winst voor Kirin 2026

De vergelijking met Kirin 9030 Pro is een claim bij gelijke prestaties: Huawei zegt dat de nieuwe architectuur het totale stroomverbruik dan met 41% kan verlagen, terwijl de gemeten transistor­dichtheid met ongeveer 55% stijgt. Ook meldt het bedrijf onder de genoemde testomstandigheden een 5,6% lagere vermogensdichtheid. 47

In berichtgeving over Huawei’s materiaal worden voor sterk parallelle subsystemen grotere besparingen genoemd: 66% lager NPU-verbruik, 58% lager GPU-verbruik en 41% lager verbruik voor de grote CPU-kern, vergeleken met het eerdere platte ontwerp onder de aangehaalde vergelijking. 1

Dat patroon is architectonisch verklaarbaar. NPU’s en GPU’s bevatten vaak veel regelmatige rekeneenheden die intensief gegevens uitwisselen. Daar zijn waarschijnlijk meer mogelijkheden om producenten, verbruikers en lokale opslag over de twee lagen dicht bij elkaar te plaatsen. Een CPU kan ook profiteren van kortere routes, maar kent een sterker beperkte afhankelijkheidsstructuur.

Waarom seriële CPU-taken lastiger te versnellen zijn

Een CPU voert vaak seriële instructiestromen uit: de ene bewerking kan afhankelijk zijn van de uitkomst van de vorige. Die afhankelijkheidsketen beperkt hoe vrij een taak over verschillende fysieke chipgebieden kan worden verdeeld.

3D-plaatsing kan nog steeds bepaalde kosten voor bedrading en klokdistributie terugbrengen, maar neemt de fundamentele wachttijd op afhankelijke resultaten niet weg. Dat helpt verklaren waarom Huawei’s gemelde CPU-besparing kleiner is dan de gerapporteerde winst voor NPU en GPU. 1

De technische keerzijde: warmte, opbrengst en kosten

Het stapelen van actieve logica brengt lastige uitvoeringsproblemen mee. Warmte moet worden afgevoerd uit dicht opeengepakte actieve lagen, terwijl stroomvoorziening, testen, reparatie en foutopsporing ingewikkelder worden. De uitlijning van wafers en fouten in de verbindingen kunnen bovendien de productieopbrengst beïnvloeden. Een ontwerp met meerdere lagen kan ook extra proces- en verpakkingskosten veroorzaken.

Die beperkingen zijn wezenlijk: de waarde van 3D-integratie hangt af van betrouwbare productie op schaal, niet alleen van een aantrekkelijk resultaat in het fysieke ontwerp. Reuters omschreef Huawei’s bredere aanpak als een mogelijke route om enkele beperkingen van sancties te omzeilen, maar stelde ook dat nog niet vaststaat of dit een echte doorbraak is.

Wat Huawei voor Kirin 2027 voorziet

De volgende stap op Huawei’s routekaart is ambitieuzer: een hybride verbindingsafstand van 1 µm en meer dan 100 miljoen verticale verbindingen voor Kirin 2027. Huawei heeft ook een doel genoemd van 47% minder stroomverbruik bij gelijke prestaties, plus een langetermijndoel van een top-metal-pitch van 720 nm, met behoud van meer dan 100 miljoen verticale koppelingen. Dit zijn toekomstdoelen, geen onafhankelijk geverifieerde resultaten van een commercieel geleverd product. 15

Een kleinere verbindingsafstand kan verticale verbindingen voor een groter deel van de chiplogica bruikbaar maken. Tegelijk stelt dat hogere eisen aan uitlijning, foutbeheersing, ontwerpsoftware, warmtebeheer en testprocedures.

Betekenis onder exportbeperkingen

LogicFolding is strategisch aantrekkelijk omdat de aanpak prestatieverbeteringen zoekt zonder uitsluitend afhankelijk te zijn van toegang tot de nieuwste lithografieapparatuur. Maar productiebeperkingen verdwijnen er niet door. Amerikaanse exportcontroles blijven betrekking hebben op categorieën chips, apparatuur en gerelateerde technologie die relevant zijn voor geavanceerde chipproductie in China.

Huawei’s 3D-aanpak moet daarom worden gezien als een aanvullende schaalroute: zij kan mogelijk meer capaciteit uit een bepaald productieproces halen, maar vereist nog steeds geavanceerde verbindingsprocessen, metrologie, ontwerpautomatisering en productie-uitvoering.

Conclusie

Huawei herformuleert chipverkleining met Kirin 2026 rond kortere signaalafstanden. Twee via hybride verbindingen gekoppelde actieve lagen kunnen de plaatsingsdichtheid verhogen en vertraging en energieverbruik van lange verbindingen verminderen — vooral in parallelle onderdelen met veel dataverkeer, zoals NPU’s en GPU’s.

De opvallende cijfers, ongeveer 55% hogere effectieve transistor­dichtheid en 41% minder energieverbruik bij vergelijkbare prestaties, blijven door Huawei gerapporteerde claims. De doorslaggevende test is of de architectuur de beloofde efficiëntie, warmtehuishouding, productieopbrengst en kostendoelen kan halen in mobiele processors die daadwerkelijk op grote schaal worden geleverd. 237