Huatian Technology wil thermisch ontwerp vanaf het begin combineren met materiaalkeuze, bedrading en de structuur van de chipverpakking. FOPLP kan een dunne verpakking, een hoge I/O dichtheid en een kortere thermische route bieden, maar de prestaties hangen ook af van de PCB, vias, heat spreader en koeling van het s...
Research answer

Create a landscape editorial hero image for this Studio Global article: How is Huatian Technology’s fan-out panel-level packaging (FOPLP) technology addressing the growing chip thermal-failure challenge—why risin. Article summary: Huatian’s stated FOPLP strategy is to make thermal management a package-design input rather than a post-assembly fix: remove or reduce thermally inefficient structural layers, use dense redistribution-layer interconnects. Topic tags: general, government, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, wate
De verpakking van een chip is allang niet meer alleen een beschermend omhulsel. Naarmate het aantal transistors en het energieverbruik toenemen, wordt de verpakking een actief onderdeel van de thermische oplossing. Huatian Technology zegt dat het een ontwerp- en simulatieproces heeft ontwikkeld waarmee het thermisch gedrag gedurende het volledige fan-out-proces kan worden geanalyseerd. Zo moet warmte vanaf het begin worden aangepakt, in plaats van pas na de assemblage. 8
De belofte van fan-out panel-level packaging (FOPLP) is een directe, beter beheersbare route van de chip naar de verpakking, de printplaat en uiteindelijk het koelsysteem. Dat kan interessant zijn voor chips met een hoge vermogensdichtheid. Het betekent echter niet automatisch dat elke FOPLP-oplossing in iedere toepassing thermisch beter presteert.
Meer rekenkracht op een kleiner chipoppervlak betekent dat warmte uit een steeds compacter gebied moet worden afgevoerd. De junctietemperatuur van een chip wordt daarom niet alleen door het silicium bepaald. De volledige warmtestroom telt mee: de die attach en mold compound, de metalen redistributielagen (RDL), het oppervlak van de verpakking, de PCB, thermische interfacematerialen, de heatsink en de luchtstroom.
Een thermisch ongunstige route of plaatselijke hotspots kunnen ervoor zorgen dat een chip bij een hogere temperatuur werkt, met minder betrouwbaarheidsmarge als gevolg. Thermische belasting kan bovendien leiden tot vermoeiing van verbindingen, delaminatie, verschillen in thermische uitzetting en vervorming.
Traditionele SOP- en QFP-verpakkingen voeren een aanzienlijk deel van de warmte af via aansluitingen en leadframes. Daardoor is de thermische route vaak langer en sterker beperkt. Huatian zet deze architectuur tegenover FOPLP, dat zonder een conventioneel substraat kan worden ontworpen en een kortere warmteroute moet bieden. 6
Voor QFN ligt het genuanceerder. Een QFN met een exposed pad, of een zogenaamde power-QFN, kan juist een efficiënte thermische verbinding met de printplaat hebben. De prestaties hangen af van onder meer de geometrie van het leadframe, het thermische pad, het koperoppervlak, de vias en het vermogen van de PCB om warmte te verspreiden. Het is daarom onjuist om alle QFN-verpakkingen als thermisch ontoereikend te bestempelen: de geschiktheid hangt af van het vermogen en het systeem waarin ze worden gebruikt.
Bij fan-out packaging worden de aansluitingen van de die via redistributielagen naar buiten geleid, in plaats van uitsluitend te vertrouwen op een traditioneel verpakkingssubstraat. Dat ondersteunt een hogere interconnectiedichtheid en in sommige architecturen een lagere inductie. 4
Een FOPLP-architectuur combineert doorgaans:
Fraunhofer IZM beschrijft fan-out als een substraatloze verpakking met potentieel voor sterke verkleining en een lage thermische weerstand. TSMC’s InFO-platform laat daarnaast zien hoe RDL met een hoge dichtheid kan worden toegepast in mobiele apparaten en high-performance computing. 12
13
Toch verbeteren een geringe dikte en een hoge I/O-dichtheid de thermische prestaties niet vanzelf. Het resultaat hangt ervan af of de metalen routes, de mold compound, de achterkant van de die, de heat spreader en de PCB samen werkelijk een efficiënte warmteroute vormen.
Fan-out packaging wordt al toegepast in mobiele en draadloze toepassingen en breidt zich uit naar onder meer automotive- en medische systemen. 1 Platforms met een hoge fan-out-dichtheid worden ook ontwikkeld voor mobiele toepassingen en high-performance computing.
13
De thermische meerwaarde van FOPLP ziet er per toepassing anders uit:
JEDEC-metingen zijn alleen betekenisvol wanneer ze samen met de specifieke testomstandigheden worden bekeken. Een thermische weerstand θ beschrijft een vastgelegde warmtestroom. Parameters met het symbool Ψ worden daarentegen gebruikt om de junctietemperatuur te koppelen aan een meetbare temperatuur boven op de verpakking of op de printplaat.
RθJC karakteriseert bijvoorbeeld de route van junction naar case wanneer warmte bewust naar het oppervlak van de case wordt geleid, zoals bij een test met een thermische plaat of heatsink. Die waarde beschrijft niet noodzakelijk de warmtestroom op een echte printplaat. Daar kan het vermogen zich verdelen over de bovenkant, de PCB, soldeerballen of aansluitingen en de omgeving.
Daarom mag de volgende formule niet zonder meer worden gebruikt als algemene schatting van de bedrijfstemperatuur:
Tj = Tc + P × RθJC
Texas Instruments wijst erop dat de karakteriseringsparameters ΨJT en ΨJB vaak geschikter zijn voor moderne toepassingen op een printplaat. 13 Wanneer de testomstandigheden overeenkomen met de beoogde toepassing, kunnen relaties als deze worden gebruikt:
Tj ≈ Ttop + P × ΨJT
Tj ≈ Tboard + P × ΨJB
ΨJT en ΨJB zijn geen fundamentele eendimensionale thermische weerstanden. Het zijn karakteriseringsparameters die afhangen van de opstelling, de meetmethode en het systeem waarin ze worden toegepast.
Volgens de beschrijving van Huatian omvat de aanpak de keuze van materialen, het ontwerp van de bedrading en de structuur van de verpakking. Met multiphysics-simulaties wil het bedrijf de warmteafvoer en de betrouwbaarheid op lange termijn verbeteren. 8
In technische zin zou zo’n proces onder meer moeten omvatten:
De grote, dunne structuren van panel-level packaging maken thermomechanische analyse extra belangrijk. Onderzoek naar FOPLP heeft gekeken naar materiaaleigenschappen en vervorming tijdens afkoeling. Warpage en verschuiving van de die gelden nog altijd als belangrijke betrouwbaarheidsuitdagingen. 3
FOPLP geeft Huatian een manier om warmte op architectuurniveau mee te nemen: overbodige structuurlagen beperken, RDL benutten voor dichte verbindingen en mogelijke warmteverspreiding, en materialen en geometrie optimaliseren voordat de verpakking klaar is. Dat zijn plausibele voordelen van de technologie en ze passen bij de bredere ontwikkeling van fan-out packaging. 8
12
Ze vormen echter op zichzelf geen bewijs voor een concrete thermische verbetering in een product van Huatian. In het beschikbare materiaal heeft het bedrijf geen onafhankelijk geverifieerde waarden gepubliceerd voor thermische weerstand, junctietemperatuur of levensduur.
Een zinvolle beoordeling moet daarom uitgaan van gemeten junctietemperaturen en betrouwbaarheidsresultaten onder de werkelijke omstandigheden van de toepassing: de specifieke PCB, de vermogensverdeling, de koelgrens, de luchtstroom en het profiel van de thermische cycli. De belangrijkste vraag is niet alleen wat de θJC van een verpakking is, maar of het volledige systeem de chip gedurende zijn hele levensduur binnen de toegestane temperatuurlimieten houdt.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Huatian Technology wil thermisch ontwerp vanaf het begin combineren met materiaalkeuze, bedrading en de structuur van de chipverpakking.
Huatian Technology wil thermisch ontwerp vanaf het begin combineren met materiaalkeuze, bedrading en de structuur van de chipverpakking. FOPLP kan een dunne verpakking, een hoge I/O dichtheid en een kortere thermische route bieden, maar de prestaties hangen ook af van de PCB, vias, heat spreader en koeling van het systeem.
Ingenieurs moeten thermische weerstanden en thermische karakteriseringsparameters uit elkaar houden: RθJC is niet automatisch geschikt om de junctietemperatuur in een echte toepassing te berekenen.