Huawei-wetenschapper waarschuwt voor fysieke grens van steeds grotere AI-chips

Liao omschreef dat omslagpunt als een soort ‘lawine’: zolang de industrie vooruit kan, blijft ze opschalen, maar na het overschrijden van de grens kunnen problemen zich volgens hem snel opstapelen.

Huawei kiest voor snelheid in plaats van alleen kleinere transistors

Voor Huawei is deze discussie niet alleen theoretisch. Amerikaanse sancties hebben het bedrijf afgesneden van belangrijke leveranciers van geavanceerde chipproductietechnologie, waaronder de modernste lithografiesystemen van ASML. Daardoor is een strategie die volledig draait om toegang tot de nieuwste productieprocessen voor Huawei veel minder haalbaar.

Huawei probeert daarom een andere knop om te draaien: niet alleen de afmetingen van transistors, maar vooral de tijd die signalen en data nodig hebben om door een chip en een compleet computersysteem te bewegen.

Wat zijn de Tau Scaling Law en LogicFolding?

De Tau (τ) Scaling Law is Huawei’s voorgestelde alternatief voor de klassieke geometrische schaalverkleining. In plaats van vooruitgang hoofdzakelijk te meten aan de hand van kleinere transistorafmetingen, legt het concept de nadruk op het verkorten van signaalvertraging en de totale tijd waarin een systeem berekeningen uitvoert.

LogicFolding is de chiparchitectuur die Huawei rond dat principe heeft ontwikkeld. Het doel is om de effectieve transistordichtheid en prestaties te verbeteren via ontwerp- en systeemkeuzes, zonder uitsluitend afhankelijk te zijn van het verder verkleinen van transistoren. Huawei zegt dat de aanpak onder meer bedrading binnen chips kan verkorten en zo de gegevensoverdracht kan versnellen.

De eerste concrete proef komt later in 2026. Huawei heeft gezegd dat nieuwe Kirin-smartphoneprocessors de eerste chips zullen zijn die LogicFolding gebruiken. Wanneer die chips worden gelanceerd en vervolgens door onderzoeksbureaus en teardownbedrijven worden onderzocht, ontstaat de eerste serieuze externe test van Huawei’s claims.

De 18 verdiepingen van de AI-pagode

Liao beschreef de AI- en computerindustrie als een pagode van 18 verdiepingen. Daarmee bedoelde hij een veel fijnmaziger keten dan alleen de zichtbare eindproducten. De lagen lopen volgens de beschrijving van grondstoffen, elektronische chemicaliën en productieapparatuur via transistorprocessen, waferproductie en verpakking naar chiparchitectuur, compilers, software, algoritmen, AI-modellen en toepassingen.

Dat beeld lijkt op de bekende metafoor van Nvidia-topman Jensen Huang: zijn AI-industrie bestaat uit een ‘taart’ met vijf lagen. Die omvatten energie, chips en computerinfrastructuur, cloud-datacenters, AI-modellen en toepassingen.

Het verschil zit vooral in de mate van detail. Huangs taart vat brede onderdelen van de sector samen; Liao’s pagode splitst die onderdelen op in de vele technische en industriële afhankelijkheden eronder. Een tekortkoming in materialen, productieapparatuur, verpakking, software of modeloptimalisatie kan daardoor de prestaties van het hele systeem begrenzen.

Twee steeds zelfstandiger ecosystemen?

Liao’s bredere boodschap is dat AI-rekenkracht niet langer alleen een wedstrijd tussen afzonderlijke chips is. Het gaat om een volledige keten waarin hardware, software, modellen, energie en infrastructuur op elkaar moeten aansluiten.

In de context van strategische concurrentie en exportcontroles pleitte hij voor complete, eigen semiconductor- en toeleveringscapaciteiten. De beschikbare bronnen ondersteunen Huawei’s streven om de Chinese keten sterker te integreren en minder afhankelijk te maken van buitenlandse leveranciers. Ze geven echter beperkte directe details over Liao’s precieze formulering dat de Verenigde Staten en China elk twee volledig gescheiden ecosystemen zouden moeten opbouwen.

De uiteindelijke vraag is daarom niet alleen of LogicFolding op papier overtuigt. De prestaties, het energieverbruik, de softwareondersteuning en de maakbaarheid van de eerste Kirin-chip zullen bepalen of Huawei daadwerkelijk een geloofwaardig alternatief heeft gevonden voor steeds verder opschalen met kleinere transistors en grotere chips.