AnswersPublished20 sources
Kirin 2026 geeft τ-scaling een eerste praktijkproef — zonder het warmteprobleem af te sluiten
Huawei rapporteert voor Kirin 2026 circa 55% hogere transistordichtheid. Bij gelijke prestaties daalde het stroomverbruik volgens het bedrijf met 66% voor de NPU, 58% voor de GPU en 41% voor de krachtige CPU kern.
Gepubliceerd doorBewerkt met GPT-5.6 TerraAfbeeldingen gegenereerd met GPT Image 2
Research answer
Key takeaways
- Huawei rapporteert voor Kirin 2026 circa 55% hogere transistordichtheid. Bij gelijke prestaties daalde het stroomverbruik volgens het bedrijf met 66% voor de NPU, 58% voor de GPU en 41% voor de krachtige CPU kern.
- Bij 29 TOPS kon de NPU volgens Huawei 63% lager klokken, met een spanning van 0,55 V in plaats van 0,85 V.
- De DSP is de belangrijke kanttekening: het totale vermogen daalde naar verluidt 25%, maar de vermogensdichtheid steeg 24%.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: How does He Tingbo’s September 2026 ChinaXiv paper on shipping-path Huawei Kirin 2026 silicon use measured results to support the Tau (τ) Sc. Article summary: The paper’s central empirical claim is not that stacking automatically cools logic, but that, in this implementation, folding reduced enough wiring and clock-distribution energy to more than offset higher device density.. Topic tags: general, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, char
Huawei presenteert de Kirin 2026 als de eerste empirische praktijktoets van zijn τ-scaling. De kernclaim is niet dat verticale chipintegratie een processor vanzelf koeler maakt. Het idee is dat LogicFolding signaalroutes en de distributie van het kloksignaal sterk kan inkorten. Daardoor zou een dichtere chip hetzelfde werk met minder vermogen kunnen doen.
De beschikbare cijfers zijn wel metingen die Huawei zelf in een preprint rapporteert, en geen onafhankelijke, volledige thermische certificering van de chipbehuizing. 1
4
De hoofdresultaten: dichter, maar volgens Huawei zuiniger
Huawei vergelijkt de Kirin 2026 met een eerdere vlakke (planar) architectuur. De transistordichtheid zou stijgen van ongeveer 155 miljoen naar 238 miljoen transistoren per mm²: een toename van circa 55%. Bij gelijke prestaties meldt het bedrijf de volgende dalingen in stroomverbruik: 1
2
- 66% voor de NPU (de AI-versneller)
- 58% voor de GPU
- 41% voor de krachtige CPU-kern
Die cijfers zijn Huawei's antwoord op de zorg dat meer 3D-logica per definitie tot meer hitte leidt. Als hetzelfde werk werkelijk met minder vermogen wordt uitgevoerd, hoeft er op dat specifieke werkpunt ook minder warmte-energie te worden afgevoerd. Dat betekent nadrukkelijk niet dat elke belasting, chipbehuizing of lokale hotspot koeler is. 1
6
Waarom de NPU er het meest van profiteert
Bij dezelfde AI-rekenprestatie van 29 TOPS rapporteert Huawei dat de NPU met een 63% lagere klokfrequentie kon draaien. De spanning daalde daarbij van 0,85 V naar 0,55 V, terwijl de vermogensdichtheid ongeveer 73% lager uitkwam. In een prestatiegerichte stand zou die NPU tot 70 TOPS halen. 1
20
De technische gedachte daarachter: kortere kritieke signaalpaden leveren timingmarge op. Een chipontwerper kan die marge gebruiken om bij dezelfde doorvoer de frequentie te verlagen en vooral de spanning terug te brengen. Omdat dynamisch energieverbruik sterk afhankelijk is van spanning en frequentie, kan die combinatie een groot verschil maken.
De 70 TOPS laten meteen de andere kant zien. Dezelfde timingmarge kan ook worden ingeruild voor hogere prestaties in plaats van energiebesparing. τ-scaling is dus geen automatische wet die het verbruik altijd verlaagt.
GPU en CPU: niet elk blok wint evenveel
Voor de GPU meldt Huawei dat deze 61 fps behield bij een circa 200 mV lagere spanning, met 58% lager vermogen bij vergelijkbare prestaties. 3
21
NPU's en GPU's voeren veel parallel werk uit en verplaatsen grote hoeveelheden data; ook hun klokdistributie is omvangrijk. Ze liggen daarom voor de hand als blokken die voordeel kunnen halen uit kortere verbindingen. Een krachtige CPU-kern heeft daarentegen complexere besturingspaden, caches en strenge latentie-eisen. Dat is een plausibele technische verklaring voor de kleinere gerapporteerde winst van 41%, maar geen onafhankelijk bewezen oorzaakanalyse van de metingen. 1
Wat LogicFolding doet
LogicFolding verdeelt delen van een anders vlak schakelingontwerp over actieve, verticaal geplaatste lagen. Die lagen worden met hybrid bonding verbonden. Het doel is om lange horizontale verbindingen in korte verticale verbindingen te veranderen. Huawei omschrijft τ als de signaalvoortplantingstijd op het kritieke pad; LogicFolding moet die vertraging comprimeren. 1
4
Volgens het artikel worden verbindingen op gevouwen paden doorgaans 20% korter, en op kritieke paden zelfs tot 70%. In één onderzocht blok nam de lengte van de klokbedrading met 28% af en daalde het aantal klokbuffers van ongeveer 43.600 naar 19.000. 1
Dat gaat niet alleen over snelheid. Minder bedrading en buffers betekent ook minder capaciteit die telkens moet worden geladen en ontladen. Zo kan minder energie nodig zijn voor interconnects en klokdistributie — het technische pad waarmee Huawei kortere signaalroutes koppelt aan lagere spanning en lager vermogen.
De genoemde hybrid-bondingpitch van 1,5 μm en circa 50 miljoen verticale verbindingen wijzen op fijnmazige integratie, niet op het simpelweg stapelen van losse chips. Een nog kleinere pitch zou in theorie meer verbindingen verticaal kunnen verplaatsen, maar maakt productie en ontwerp ook lastiger. 14
De DSP-uitzondering: minder vermogen, hogere vermogensdichtheid
De DSP vormt de voornaamste rem op een al te optimistische lezing. De vroege gevouwen DSP-implementatie zou het totale vermogen met 25% hebben verlaagd, terwijl de vermogensdichtheid met 24% steeg. Het oppervlak kromp kennelijk sneller dan het vermogen. 20
22
Dat onderscheid is cruciaal:
- Totaal vermogen: hoeveel watt een blok verbruikt.
- Vermogensdichtheid: hoeveel watt op een bepaalde oppervlakte wordt geconcentreerd.
Juist die tweede maat is belangrijk voor hotspots en lokale thermische grenzen. Huawei noemt voor een Kirin 2027-DSP een daling van 47% in vermogen én een vermogensdichtheid onder de planar referentie. Dat moet echter worden gelezen als een later doel of gerapporteerd vervolgresultaat, niet als bewijs voor de Kirin 2026. 20
25
Wat de data wel en niet onderbouwen
De cijfers ondersteunen een afgebakende conclusie: in deze implementatie en bij deze vergelijkingen op gelijke prestaties lijkt een andere topologie van de verbindingen zowel hogere dichtheid als lager vermogen mogelijk te maken voor belangrijke chipblokken. Dat biedt een mogelijke route voor vooruitgang na Moore's law, zonder direct naar een nieuw lithografisch procedé te hoeven gaan. 1
4
De data bewijzen niet dat:
- elke 3D-logische chip minder stroom verbruikt of koeler blijft;
- lager blokvermogen gelijkstaat aan een volledige thermische beoordeling van de hele chipbehuizing;
- de voordelen identiek blijven bij langdurige belasting, andere omgevingstemperaturen of andere frequentiekeuzes;
- verdere schaalverkleining van de bondingpitch haalbaar is tegen aanvaardbare opbrengst en kosten.
Huawei behandelt τ als een fundamentele ontwerpvariabele: een kortere signaalvertraging geeft meer speelruimte tussen prestaties en verbruik. Maar als een ontwerper alle timingmarge inzet voor een hogere klokfrequentie, kan het energie- en warmtevoordeel kleiner worden of verdwijnen.
Er blijven bovendien lastige engineeringvraagstukken over, zoals kromtrekken van wafers, zeer nauwkeurige uitlijning van lagen, defecten en opbrengst bij kleinere bondingpitches, stroomvoorziening, signaalintegriteit en EDA-software die thermische, elektrische en fysieke beperkingen gelijktijdig optimaliseert. De Kirin 2026 is daarmee een interessante aanwijzing dat 3D-integratie voor energie-efficiëntie kan worden gebruikt — geen definitief bewijs dat het warmteprobleem van 3D-logica is opgelost. 1
6
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "Kirin 2026 geeft τ-scaling een eerste praktijkproef — zonder het warmteprobleem af te sluiten"?
Huawei rapporteert voor Kirin 2026 circa 55% hogere transistordichtheid. Bij gelijke prestaties daalde het stroomverbruik volgens het bedrijf met 66% voor de NPU, 58% voor de GPU en 41% voor de krachtige CPU kern.
What are the key points to validate first?
Huawei rapporteert voor Kirin 2026 circa 55% hogere transistordichtheid. Bij gelijke prestaties daalde het stroomverbruik volgens het bedrijf met 66% voor de NPU, 58% voor de GPU en 41% voor de krachtige CPU kern. Bij 29 TOPS kon de NPU volgens Huawei 63% lager klokken, met een spanning van 0,55 V in plaats van 0,85 V.
What should I do next in practice?
De DSP is de belangrijke kanttekening: het totale vermogen daalde naar verluidt 25%, maar de vermogensdichtheid steeg 24%.
Sources
arxiv.orgHuawei's 𝜏 Chip Was Supposed to Melt? - arXiv
huawei.comHUAWEI Presents the Tau (τ) Scaling Law, Enabling ...
trendforce.com[News] Huawei Addresses Tau Scaling Heat Concerns as Kirin 2026 Tests Show ~55% Higher Density but Lower Power
en.sedaily.comHuawei Rebuts Overheating Doubts Over Tau Scaling Law Chips