Samsung mendedahkan butiran V10 BV NAND pada 31 Ogos 2026. Prototaip ini mempunyai lebih 400 word line, dengan ketumpatan bit meningkat lebih 58%, kelajuan I/O melebihi 4.8 Gbps dan penggunaan kuasa lebih 25% rendah b...
Diterbitkan olehDisunting dengan GPT-5.6 LunaImej dijana dengan GPT Image 1.5
Research answer

Create a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung V10 Bonding V-NAND, atau BV-NAND, ialah reka bentuk memori kilat NAND 3D generasi ke-10 yang menggunakan teknologi pencantuman wafer serta susunan lebih 400 word line. Samsung menyasarkan teknologi ini untuk sistem era kecerdasan buatan (AI) yang memerlukan kapasiti storan lebih besar, pemindahan data lebih pantas dan penggunaan tenaga lebih rendah. 1
2
Dalam maklumat yang didedahkan pada 31 Ogos, Samsung mendakwa V10 menawarkan ketumpatan bit lebih 58% tinggi berbanding V9. Kelajuan input/output (I/O) pula melebihi 4.8 Gbps, iaitu lebih 33% pantas, manakala penggunaan kuasa dikurangkan lebih 25%. 2
8
Membina NAND yang semakin tinggi bukan sekadar menambah lapisan satu demi satu. Apabila struktur menjadi lebih tinggi, cabaran seperti proses pembuatan, penjajaran antara lapisan dan prestasi elektrik turut meningkat.
Bagi mengatasi sebahagian cabaran itu, Samsung menggunakan proses 3-Stack HARC Merge. Sel memori dibahagikan kepada tiga bahagian susunan, dihasilkan secara berasingan dan kemudian disambungkan secara menegak. Samsung turut menggunakan teknik Multi Hole dan Zero Dummy Hole untuk mengurangkan kesukaran proses apabila jumlah lapisan menjadi sangat tinggi. 13
17
Pendekatan ini membolehkan Samsung mengembangkan seni bina menegak tanpa bergantung sepenuhnya pada satu struktur tunggal yang terlalu tinggi. Sumber yang tersedia mengesahkan penggunaan tiga susunan serta teknik sokongan tersebut, tetapi tidak menghuraikan setiap langkah pembuatan pada tahap proses secara terperinci.
Dalam seni bina V10, susunan sel NAND dan litar persisian—atau litar Peri—dihasilkan pada wafer yang berbeza. Kedua-dua wafer itu kemudiannya dicantumkan. 2
5
12
Reka bentuk ini membolehkan susunan sel dan litar kawalan dibangunkan serta dioptimumkan secara berasingan sebelum digabungkan. Dengan cara itu, peningkatan kepadatan tidak semestinya memerlukan Samsung menambah ketinggian satu susunan wafer yang sama.
Samsung juga menyatakan seni bina wafer terikat ini menyokong litar persisian berprestasi lebih tinggi. Litar tersebut membantu menyumbang kepada peningkatan kelajuan pemindahan data dan kecekapan kuasa yang didakwa untuk V10. 2
13
Laporan yang tersedia menerangkan full capping sebagai susun atur yang memadankan jejak cip persisian di bahagian bawah dengan jejak cip susunan sel di bahagian atas. Dalam tafsiran ini, cip persisian tidak terkeluar melebihi kawasan susunan sel.
Susun atur sedemikian berpotensi membantu mengekalkan kecekapan penggunaan ruang pada cip dan pakej, sambil mengekalkan kelebihan menghasilkan sel memori serta litar persisian pada wafer berasingan.
Namun, bahan utama Samsung dan petikan sumber yang tersedia jelas menyokong konsep wafer berasingan serta proses pencantuman. Bahan tersebut tidak mengesahkan secara bebas butiran geometri “full capping” atau pelaksanaan tepat padanan jejak cip itu. Oleh itu, seni bina besarnya boleh dianggap didedahkan, tetapi tafsiran susun atur terperinci perlu dibaca dengan berhati-hati.
Perbandingan yang didedahkan Samsung terhadap V-NAND generasi kesembilan adalah seperti berikut:
Ketumpatan bit yang lebih tinggi boleh membolehkan lebih banyak data disimpan dalam keluasan fizikal yang setanding. Samsung mengaitkan V10 dengan reka bentuk SSD berkapasiti tinggi sehingga 128 TB serta SSD PCIe Gen7 generasi akan datang, berdasarkan laporan mengenai perancangan syarikat. 13
Bagaimanapun, angka tersebut ialah tuntutan prestasi Samsung, bukannya keputusan penanda aras bebas. Sumber yang tersedia juga belum menunjukkan bagaimana peningkatan itu akan diterjemahkan dalam produk SSD, beban kerja atau konfigurasi pengawal tertentu.
Pusat data AI memerlukan kapasiti storan besar untuk menyimpan data latihan, titik semakan model dan pelbagai data berskala tinggi. NAND tidak menggantikan DRAM jalur lebar dari segi ciri lebar jalur, tetapi ia boleh berfungsi sebagai lapisan storan berkapasiti tinggi yang mengutamakan kepadatan dan penggunaan tenaga.
Samsung memperkenalkan V10 sebagai sebahagian daripada strategi memori AI yang lebih luas, bersama zHBM dan zNAND-O. Syarikat itu menerangkan zHBM sebagai konsep untuk menempatkan memori jalur lebar lebih dekat dengan—atau secara menegak di atas—pemecut AI. Sementara itu, zNAND-O ialah konsep NAND berprestasi tinggi yang sedang dibangunkan dalam versi empat dan lapan lapisan. 5
6
7
Benang merah bagi portfolio ini ialah integrasi menegak: menggunakan struktur memori atau pembungkusan tiga dimensi untuk menangani kekangan ruang, lebar jalur, kuasa dan haba. V10 ialah bahagian yang berfokus pada storan, manakala zHBM dan zNAND-O masih merupakan konsep atau seni bina dalam pembangunan berdasarkan bukti yang tersedia, bukannya produk yang sudah dihantar dengan jadual pengeluaran disahkan. 1
6
7
Samsung memperkenalkan V10 sebagai prototaip dan teknologi generasi seterusnya pada persidangan Future of Memory and Storage (FMS) 2026. Temu bual pada 31 Ogos serta laporan yang tersedia tidak memberikan tarikh muktamad untuk pengeluaran besar-besaran atau penghantaran komersial. 1
2
Justeru, beberapa dakwaan berkaitan peta jalan tidak wajar dianggap sebagai komitmen rasmi yang telah disahkan. Sumber yang tersedia tidak membuktikan jadual komersialisasi V10, pelancaran NAND generasi ke-11 pada 2027 atau sasaran NAND 1,000 lapisan menjelang 2030. Laporan terdahulu memang pernah menyebut sasaran 1,000 lapisan, tetapi ia bukan bukti jadual rasmi Samsung yang pasti. 25
26
Kesimpulan paling jelas setakat ini ialah V10 menunjukkan usaha Samsung bergerak melangkaui 400 lapisan NAND melalui seni bina sel tiga susunan dan wafer sel serta persisian yang dicantumkan. Samsung mendakwa peningkatan ketumpatan, kelajuan I/O dan kecekapan tenaga, tetapi tarikh ketersediaan komersial serta rentak generasi seterusnya masih belum dipastikan.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Samsung mendedahkan butiran V10 BV NAND pada 31 Ogos 2026. Prototaip ini mempunyai lebih 400 word line, dengan ketumpatan bit meningkat lebih 58%, kelajuan I/O melebihi 4.8 Gbps dan penggunaan kuasa lebih 25% rendah b...
Samsung mendedahkan butiran V10 BV NAND pada 31 Ogos 2026. Prototaip ini mempunyai lebih 400 word line, dengan ketumpatan bit meningkat lebih 58%, kelajuan I/O melebihi 4.8 Gbps dan penggunaan kuasa lebih 25% rendah b... Teknologi utamanya memisahkan susunan sel NAND daripada litar persisian, menghasilkannya pada wafer berasingan sebelum kedua duanya dicantumkan.
V10 disasarkan sebagai komponen storan berkapasiti tinggi dan cekap tenaga untuk pusat data AI, bersama konsep zHBM dan zNAND O.
Samsung mendedahkan butiran V10 BV NAND pada 31 Ogos 2026. Prototaip ini mempunyai lebih 400 word line, dengan ketumpatan bit meningkat lebih 58%, kelajuan I/O melebihi 4.8 Gbps dan penggunaan kuasa lebih 25% rendah b...
Diterbitkan olehDisunting dengan GPT-5.6 LunaImej dijana dengan GPT Image 1.5
Research answer

Create a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung V10 Bonding V-NAND, atau BV-NAND, ialah reka bentuk memori kilat NAND 3D generasi ke-10 yang menggunakan teknologi pencantuman wafer serta susunan lebih 400 word line. Samsung menyasarkan teknologi ini untuk sistem era kecerdasan buatan (AI) yang memerlukan kapasiti storan lebih besar, pemindahan data lebih pantas dan penggunaan tenaga lebih rendah. 1
2
Dalam maklumat yang didedahkan pada 31 Ogos, Samsung mendakwa V10 menawarkan ketumpatan bit lebih 58% tinggi berbanding V9. Kelajuan input/output (I/O) pula melebihi 4.8 Gbps, iaitu lebih 33% pantas, manakala penggunaan kuasa dikurangkan lebih 25%. 2
8
Membina NAND yang semakin tinggi bukan sekadar menambah lapisan satu demi satu. Apabila struktur menjadi lebih tinggi, cabaran seperti proses pembuatan, penjajaran antara lapisan dan prestasi elektrik turut meningkat.
Bagi mengatasi sebahagian cabaran itu, Samsung menggunakan proses 3-Stack HARC Merge. Sel memori dibahagikan kepada tiga bahagian susunan, dihasilkan secara berasingan dan kemudian disambungkan secara menegak. Samsung turut menggunakan teknik Multi Hole dan Zero Dummy Hole untuk mengurangkan kesukaran proses apabila jumlah lapisan menjadi sangat tinggi. 13
17
Pendekatan ini membolehkan Samsung mengembangkan seni bina menegak tanpa bergantung sepenuhnya pada satu struktur tunggal yang terlalu tinggi. Sumber yang tersedia mengesahkan penggunaan tiga susunan serta teknik sokongan tersebut, tetapi tidak menghuraikan setiap langkah pembuatan pada tahap proses secara terperinci.
Dalam seni bina V10, susunan sel NAND dan litar persisian—atau litar Peri—dihasilkan pada wafer yang berbeza. Kedua-dua wafer itu kemudiannya dicantumkan. 2
5
12
Reka bentuk ini membolehkan susunan sel dan litar kawalan dibangunkan serta dioptimumkan secara berasingan sebelum digabungkan. Dengan cara itu, peningkatan kepadatan tidak semestinya memerlukan Samsung menambah ketinggian satu susunan wafer yang sama.
Samsung juga menyatakan seni bina wafer terikat ini menyokong litar persisian berprestasi lebih tinggi. Litar tersebut membantu menyumbang kepada peningkatan kelajuan pemindahan data dan kecekapan kuasa yang didakwa untuk V10. 2
13
Laporan yang tersedia menerangkan full capping sebagai susun atur yang memadankan jejak cip persisian di bahagian bawah dengan jejak cip susunan sel di bahagian atas. Dalam tafsiran ini, cip persisian tidak terkeluar melebihi kawasan susunan sel.
Susun atur sedemikian berpotensi membantu mengekalkan kecekapan penggunaan ruang pada cip dan pakej, sambil mengekalkan kelebihan menghasilkan sel memori serta litar persisian pada wafer berasingan.
Namun, bahan utama Samsung dan petikan sumber yang tersedia jelas menyokong konsep wafer berasingan serta proses pencantuman. Bahan tersebut tidak mengesahkan secara bebas butiran geometri “full capping” atau pelaksanaan tepat padanan jejak cip itu. Oleh itu, seni bina besarnya boleh dianggap didedahkan, tetapi tafsiran susun atur terperinci perlu dibaca dengan berhati-hati.
Perbandingan yang didedahkan Samsung terhadap V-NAND generasi kesembilan adalah seperti berikut:
Ketumpatan bit yang lebih tinggi boleh membolehkan lebih banyak data disimpan dalam keluasan fizikal yang setanding. Samsung mengaitkan V10 dengan reka bentuk SSD berkapasiti tinggi sehingga 128 TB serta SSD PCIe Gen7 generasi akan datang, berdasarkan laporan mengenai perancangan syarikat. 13
Bagaimanapun, angka tersebut ialah tuntutan prestasi Samsung, bukannya keputusan penanda aras bebas. Sumber yang tersedia juga belum menunjukkan bagaimana peningkatan itu akan diterjemahkan dalam produk SSD, beban kerja atau konfigurasi pengawal tertentu.
Pusat data AI memerlukan kapasiti storan besar untuk menyimpan data latihan, titik semakan model dan pelbagai data berskala tinggi. NAND tidak menggantikan DRAM jalur lebar dari segi ciri lebar jalur, tetapi ia boleh berfungsi sebagai lapisan storan berkapasiti tinggi yang mengutamakan kepadatan dan penggunaan tenaga.
Samsung memperkenalkan V10 sebagai sebahagian daripada strategi memori AI yang lebih luas, bersama zHBM dan zNAND-O. Syarikat itu menerangkan zHBM sebagai konsep untuk menempatkan memori jalur lebar lebih dekat dengan—atau secara menegak di atas—pemecut AI. Sementara itu, zNAND-O ialah konsep NAND berprestasi tinggi yang sedang dibangunkan dalam versi empat dan lapan lapisan. 5
6
7
Benang merah bagi portfolio ini ialah integrasi menegak: menggunakan struktur memori atau pembungkusan tiga dimensi untuk menangani kekangan ruang, lebar jalur, kuasa dan haba. V10 ialah bahagian yang berfokus pada storan, manakala zHBM dan zNAND-O masih merupakan konsep atau seni bina dalam pembangunan berdasarkan bukti yang tersedia, bukannya produk yang sudah dihantar dengan jadual pengeluaran disahkan. 1
6
7
Samsung memperkenalkan V10 sebagai prototaip dan teknologi generasi seterusnya pada persidangan Future of Memory and Storage (FMS) 2026. Temu bual pada 31 Ogos serta laporan yang tersedia tidak memberikan tarikh muktamad untuk pengeluaran besar-besaran atau penghantaran komersial. 1
2
Justeru, beberapa dakwaan berkaitan peta jalan tidak wajar dianggap sebagai komitmen rasmi yang telah disahkan. Sumber yang tersedia tidak membuktikan jadual komersialisasi V10, pelancaran NAND generasi ke-11 pada 2027 atau sasaran NAND 1,000 lapisan menjelang 2030. Laporan terdahulu memang pernah menyebut sasaran 1,000 lapisan, tetapi ia bukan bukti jadual rasmi Samsung yang pasti. 25
26
Kesimpulan paling jelas setakat ini ialah V10 menunjukkan usaha Samsung bergerak melangkaui 400 lapisan NAND melalui seni bina sel tiga susunan dan wafer sel serta persisian yang dicantumkan. Samsung mendakwa peningkatan ketumpatan, kelajuan I/O dan kecekapan tenaga, tetapi tarikh ketersediaan komersial serta rentak generasi seterusnya masih belum dipastikan.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Samsung mendedahkan butiran V10 BV NAND pada 31 Ogos 2026. Prototaip ini mempunyai lebih 400 word line, dengan ketumpatan bit meningkat lebih 58%, kelajuan I/O melebihi 4.8 Gbps dan penggunaan kuasa lebih 25% rendah b...
Samsung mendedahkan butiran V10 BV NAND pada 31 Ogos 2026. Prototaip ini mempunyai lebih 400 word line, dengan ketumpatan bit meningkat lebih 58%, kelajuan I/O melebihi 4.8 Gbps dan penggunaan kuasa lebih 25% rendah b... Teknologi utamanya memisahkan susunan sel NAND daripada litar persisian, menghasilkannya pada wafer berasingan sebelum kedua duanya dicantumkan.
V10 disasarkan sebagai komponen storan berkapasiti tinggi dan cekap tenaga untuk pusat data AI, bersama konsep zHBM dan zNAND O.