Intel mahu memecahkan had saiz cip AI dengan teknologi EMIB-T

Dalam konteks ini, “retikel” merujuk kepada saiz maksimum corak yang boleh dipindahkan ke wafer dalam satu pendedahan litografi. Dengan menggabungkan banyak die melalui jambatan dan substrat, pembuat cip boleh membina sistem yang lebih besar tanpa menghasilkan satu die tunggal yang melampaui had retikel.

Cabaran besar: mengisi ruang bawah pakej tanpa kecacatan

Pakej yang sangat besar menimbulkan masalah mekanikal yang tidak begitu ketara pada reka bentuk biasa. Selepas die dan komponen disusun, bahan underfill perlu mengisi ruang di bawahnya untuk menstabilkan sambungan. Jika bahan itu tidak mengalir secara sekata, ia boleh menghasilkan lompang, retakan atau pemisahan lapisan.

Intel menggunakan distributed mold underfill (DMU) untuk menangani isu ini. Kaedah tersebut mengagihkan bahan underfill melalui beberapa zon pendispensan, bukannya bergantung pada satu titik aliran. Pendekatan itu direka untuk mengurangkan tegasan mekanikal, retakan, delaminasi dan pembentukan lompang pada pakej yang jauh lebih besar daripada satu retikel .

Teknologi ini menjadi semakin penting kerana Intel menyasarkan pakej melebihi 12 kali saiz retikel menjelang 2028, dengan keluasan satu pakej melebihi 10,000 mm² . Untuk reka bentuk AI generasi akan datang, Intel turut menyatakan keupayaan konseptual sehingga 24 kali saiz retikel . Angka 24 kali itu ialah sasaran masa depan, bukan konfigurasi pengeluaran yang telah disahkan.

Dari 8 kali retikel kepada sasaran 24 kali

Pelan Intel berkembang secara berperingkat:

• Pengeluaran semasa: Pakej bersaiz lapan kali retikel dihantar dari Rio Rancho.
• Disahkan di ECTC 2026: Pakej dua kali retikel dengan EMIB-T pada jarak bump 36/35 µm .
• Pengeluaran fab pada 2026: EMIB-T dijadualkan memasuki pelaksanaan pengeluaran .
• Sasaran 2028: Pakej melebihi 12 kali retikel, bersamaan satu pakej melebihi 10,000 mm² .
• Sasaran masa depan: Pakej sehingga 24 kali retikel untuk cip AI berskala ekstrem .

Intel juga mempamerkan substrat kaca 10-2-10 thick-core di NEPCON Japan 2026. Syarikat itu menyasarkan pengeluaran besar-besaran substrat kaca untuk pembungkusan cip AI di Rio Rancho . Berbanding substrat organik, kaca berpotensi menyediakan asas yang lebih sesuai untuk susunan saling sambung yang lebih padat pada pakej besar.

Pakej 15 hingga 25 kW memerlukan pendekatan menyeluruh

Pakej AI berskala besar bukan hanya memerlukan lebih banyak kuasa. Kuasa itu perlu dihantar dengan stabil, haba perlu dikeluarkan dari kawasan yang luas dan lonjakan penggunaan perlu diredam.

Intel sedang membangunkan beberapa teknologi yang saling melengkapi:

• Penghantaran kuasa melalui TSV EMIB-T: TSV membolehkan arus lebih tinggi dihantar terus melalui sambungan jambatan, termasuk untuk keperluan memori kelas HBM4 dan HBM4e .
• Penyingkiran haba teragih: Intel menunjukkan seni bina pelepasan haba teragih yang tidak lagi bergantung pada satu penyelesaian haba pada satu titik .
• Penyejukan mikrofluidik: Di ECTC 2026, Intel membentangkan penyejukan mikrofluidik yang diintegrasikan terus ke dalam substrat pakej bagi menangani ketumpatan haba cip berbilang kilowatt .
• Penyimpanan tenaga dalam pakej: Teknologi substrat dengan kapasitor terbina dalam direka untuk melicinkan perubahan mendadak dalam permintaan kuasa bagi domain pakej 15 hingga 25 kW .

Jika digabungkan, pendekatan ini membolehkan satu pakej menarik dan mengurus kuasa pada tahap yang sebelum ini lebih sinonim dengan keseluruhan rak pelayan. Namun begitu, angka 15 hingga 25 kW dalam konteks ini ialah sasaran keupayaan pakej yang sedang dibangunkan, bukan dakwaan bahawa semua produk Intel semasa beroperasi pada tahap tersebut.

Rakan kongsi untuk membuka ekosistem EMIB

Intel turut memperluas ekosistemnya supaya pelanggan tidak perlu membangunkan semua kepakaran reka bentuk dan pembungkusan secara dalaman.

Tessolve: sokongan reka bentuk pakej EMIB

Pada 27 hingga 28 Julai 2026, Tessolve mengumumkan kerjasama dengan Intel Foundry untuk menyokong reka bentuk pakej berasaskan EMIB . Tessolve akan membantu pelanggan Intel Foundry membangunkan seni bina heterogen berbilang chiplet, termasuk perkhidmatan reka bentuk dan pembungkusan dari hujung ke hujung.

Kerjasama ini boleh memudahkan lebih banyak syarikat cip menggunakan EMIB tanpa perlu membina pasukan kepakaran pembungkusan lanjutan sendiri.

Lens Technology: penerokaan sambungan melalui kaca

Pada 24 Julai 2026, Intel menandatangani memorandum persefahaman dengan Lens Technology, pengeluar kaca berketepatan tinggi dari China, untuk meneroka pembungkusan berasaskan through-glass via (TGV) . TGV ialah sambungan konduktif yang menembusi substrat kaca untuk membawa isyarat dan kuasa.

Lens Technology sedang membina fasiliti substrat kaca khusus seluas 30,000 m² bagi usaha ini . Namun, memorandum tersebut tidak mengikat dan kini tertumpu pada pembangunan proses serta pengesahan teknologi — bukannya kontrak pengeluaran yang telah dimuktamadkan .

Di samping itu, Intel menyatakan bahawa tiga pembekal utama perisian automasi reka bentuk elektronik (EDA), iaitu Cadence, Synopsys dan Siemens EDA, sedang membangunkan aliran kerja EMIB-T melalui Chiplet Alliance Program .

Bagaimana kedudukan Intel berbanding TSMC, Samsung dan AMD?

TSMC: kelebihan pada skala pengeluaran

TSMC masih menjadi peneraju dari segi pengeluaran volum tinggi. Platform CoWoS (Chip-on-Wafer-on-Substrate) digunakan secara meluas untuk pemecut AI NVIDIA dan AMD.

Di ECTC 2025, TSMC menunjukkan penyejukan cecair terus ke silikon pada CoWoS, dengan rintangan haba 0.055°C/W pada TDP melebihi 2.6 kW menggunakan interposer berkeluasan 3,300 mm² . TSMC turut membangunkan substrat teras kaca, tetapi menyasarkan pengeluaran pada “separuh kedua dekad ini” .

Laporan CNBC pada April 2026 pula menyebut NVIDIA sedang mendapatkan kapasiti CoWoS dan meneroka Intel sebagai pembekal pembungkusan sekunder, satu petunjuk bahawa kapasiti TSMC berdepan tekanan permintaan .

Samsung: fokus pada susunan 3D

Samsung menawarkan pembungkusan I-Cube 2.5D dan X-Cube 3D. Syarikat itu juga agresif dalam penggunaan hybrid copper bonding (HCB) untuk susunan 3D serta mempunyai program substrat kaca sendiri. Namun, Samsung mendedahkan lebih sedikit perincian tentang pakej berskala retikel melebihi sekitar empat hingga enam kali.

AMD: pengguna teknologi pembungkusan, bukan pengeluar pakej utama

AMD bergantung terutamanya pada CoWoS TSMC untuk pemecut AI siri MI300 dan MI400, selain menggunakan Infinity Architecture bagi sambungan antara chiplet. AMD tidak mengendalikan fab pembungkusan sendiri dalam perbandingan ini, menjadikannya lebih tepat dilihat sebagai pelanggan teknologi pembungkusan berbanding pesaing langsung Intel dalam bidang tersebut.

Perbandingan ringkas Intel dan TSMC

Perlumbaan sebenar ialah antara saiz dan kematangan

Kelebihan utama Intel ialah saiz pakej yang disasarkan serta tahap integrasi menegak — reka bentuk, pembuatan dan pembungkusan berada dalam ekosistem syarikat yang sama. Jika AI memerlukan lebih banyak cip pengiraan dan memori diletakkan dalam satu sistem, ruang pakej yang lebih besar boleh menjadi kelebihan penting.

TSMC pula mempunyai kelebihan yang sukar ditandingi: pengalaman pengeluaran volum tinggi, ekosistem pelanggan yang luas dan prestasi haba per milimeter persegi yang telah ditunjukkan dalam produk serta demonstrasi semasa. Intel sedang bertaruh bahawa generasi pemecut AI seterusnya akan memerlukan pakej yang jauh lebih besar daripada skala yang dapat dikendalikan CoWoS secara cekap — dan Rio Rancho boleh menyediakan keupayaan itu sebelum pesaing mengejar.