TSMC CoWoS Cetuskan Hasil 99%, Alihkan Kesuntukan AI ke HBM dan Substrat ABF — Pakej 14x Reticle Menjelang 2029

Pada Sidang Kemuncak OCP APAC pada 11 Ogos 2026, Naib Presiden Teknologi dan Perkhidmatan Pembungkusan Termaju TSMC, Jun He (何軍), mendedahkan status terkini CoWoS, data hasil, kesesakan bekalan, dan pelan hala tuju saiz reticle pelbagai tahun. Berikut adalah perincian setiap bidang utama.

Pencapaian Hasil: CoWoS 5.5x Reticle pada 98–99%

CoWoS bersaiz 5.5x reticle TSMC (pakej cip-pada-wafer-pada-substrat terbesar dunia dalam pengeluaran volum) telah mencapai hasil melebihi 98% merentas pelbagai produk pelanggan AI, dengan sesetengahnya mencecah setinggi 99% . Angka 99% terpakai untuk produk tertentu yang dioptimumkan; syarikat mencirikan garis dasar pengeluaran umum sebagai "stabil melebihi 98%" . Ini menandakan pencapaian teknikal yang ketara — CoWoS kini dalam pembuatan volum tinggi (HVM) dengan hasil hampir setara monolitik walaupun konfigurasi berbilang-die dan berbilang-timbunan HBM yang besar.

Kekangan Bekalan yang Tinggal: Memori dan Substrat ABF

Jun He secara jelas menandakan bahawa kesesakan semakin beralih ke bahagian atas rantaian bekalan daripada kapasiti CoWoS TSMC sendiri:

• Memori HBM: Bekalan HBM secara fungsinya telah habis dijual sepanjang 2026 merentas ketiga-tiga vendor DRAM utama (SK hynix, Samsung, Micron) . Terdapat risiko hasil tambahan pada HBM4E 12-timbunan, dengan desas-desus industri bahawa sesetengah pelanggan mungkin beralih ke konfigurasi 8-timbunan, mengurangkan memori berkesan setiap pakej kira-kira 33% .
• Substrat ABF (Ajinomoto Build-up Film): Substrat ABF kekal sebagai kesesakan kritikal untuk pakej flip-chip berlapis tinggi. Kapasiti CoWoS TSMC sendiri telah diperuntukkan sepenuhnya sepanjang 2026 dan sehingga 2027, dengan masa utama 52–78 minggu untuk pesanan pembungkusan AI . Kekurangan bekalan substrat ABF adalah kekangan struktur utama yang mengehadkan bilangan pakej yang boleh dihantar oleh TSMC tanpa mengira ketersediaan talian CoWoS .

Pelan Penskalaan: Daripada 5.5x kepada 14x Reticle menjelang 2028–2029

TSMC membentangkan pelan hala tuju saiz reticle yang agresif pada kira-kira rentak "satu generasi setahun":

Pencapaian	Saiz Reticle	Anggaran Luas Pakej	Garis Masa
HVM Semasa	5.5x	~4,720 mm²	Sekarang (2026)
Langkah seterusnya	9.5x	~8,150 mm²	2027
Sasaran	14x	~12,000 mm²	2028–2029

CoWoS 14x reticle dijangka menyepadukan kira-kira 10 cip pengiraan besar dan 20 timbunan memori HBM dalam satu pakej, pada asasnya menjadikan pakej itu sebagai substrat pengiraan peringkat sistem . Sesetengah sumber menyebut 2028 untuk reticle 14x, manakala yang lain (termasuk pembentangan Jun He) merujuk 2029 untuk pengeluaran komersial. Percanggahan ini kemungkinan mencerminkan tape-out 2028 / peningkatan volum 2029 .

Cabaran Teknikal Utama untuk Penskalaan

Penskalaan kepada 14x reticle (dan seterusnya) memperkenalkan beberapa halangan fizikal dan proses:

• Lengkungan/tegasan mekanikal: Luas pakej yang lebih besar menghasilkan lenturan dan tegasan ketara merentasi interposer, substrat, dan timbunan die, memerlukan bahan termaju dan kawalan proses .
• Integriti isyarat dan ketumpatan sambungan: Mengekalkan sambungan lebar jalur tinggi, kependaman rendah merentasi tapak 3× lebih besar menuntut kemajuan dalam mikro-bonggol, TSV (silicon vias), dan lapisan pengagihan semula .
• Penghantaran kuasa dan pengurusan haba: Pakej 14x yang menempatkan ~10 cip pengiraan besar serta 20 timbunan HBM akan menggunakan kuasa yang sangat tinggi, memerlukan penyelesaian penyejukan novel dan rangkaian pengagihan kuasa .
• Litografi cantuman: Pakej yang lebih besar daripada satu tangkapan reticle memerlukan cantuman berbilang tangkapan yang tepat, cabaran pembuatan utama untuk hasil pada skala .
• Ketersediaan substrat: Pakej yang lebih besar memerlukan substrat ABF yang lebih besar dan berlapis lebih tinggi — komponen yang sudah berada dalam bekalan paling singkat .

TSMC percaya CoWoS peringkat wafer (berbanding pembungkusan peringkat panel) kekal sebagai laluan terbaik untuk sambung terbesar ini, kerana teknologi peringkat panel belum dapat menandingi ketumpatan sambungan CoWoS .

Kedudukan Persaingan vs. Intel

Pendedahan TSMC di OCP APAC secara langsung berbeza dengan usaha pembungkusan Intel:

• Jurang hasil: Pelbagai sumber industri melaporkan bahawa teknologi pembungkusan termaju saingan Intel, EMIB-T (Embedded Multi-Die Interconnect Bridge), masih mengejar hasil 90%, manakala CoWoS TSMC telah pun melepasi 98% dalam HVM . Ini adalah jurang hasil 8+ mata peratusan pada skala.
• Pelan hala tuju saiz reticle: TSMC menyasarkan 14x reticle (~12,000 mm²) menjelang 2028–2029. Intel telah berjanji secara terbuka pakej 12x reticle pada garis masa yang sama, meletakkan TSMC kira-kira 15–20% lebih besar dalam kawasan sasaran .
• Kapasiti dan ekosistem: TSMC mengembangkan kapasiti CoWoS sebanyak 106% pada 2025 dan telah menaikkan CapEx 2026 ke rekod $60–64 bilion sebahagiannya untuk membiayai pengembangan pembungkusan selanjutnya . Kapasiti CoWoS telah dijual habis sehingga 2027, bermakna pelanggan TSMC (Nvidia, AMD, Broadcom, dll.) terikat dengan ekosistem pembungkusan TSMC — suatu parit struktur .
• Kedudukan Intel: Perniagaan pembungkusan faundri Intel (termasuk EMIB-T) masih dalam fasa peningkatan hasil dan belum mencapai skala pengeluaran setanding. Jurang hasil dan kapasiti bermakna TSMC kekal sebagai pembekal pembungkusan termaju dominan untuk pemecut AI mewah pada masa hadapan.

Kesimpulan

CoWoS 5.5x reticle TSMC telah mencapai hasil HVM 98–99%, mengalihkan kesesakan bekalan cip AI daripada barisan pembungkusan TSMC sendiri ke arah bekalan memori HBM dan substrat ABF. Syarikat itu merancang untuk berkembang ke 14x reticle (~12,000 mm²) menjelang 2028–2029, mampu menyepadukan ~10 cip pengiraan dan 20 timbunan HBM — tetapi menghadapi cabaran mekanikal, haba, dan substrat yang ketara. Berbanding EMIB-T Intel (dianggarkan ~90% hasil), TSMC memegang kelebihan hasil, skala, dan kapasiti yang memberangsangkan dalam pembungkusan termaju untuk AI.