TSMC CoPoS: Strategi Baharu untuk Mengatasi Samsung dalam Perlumbaan Pembungkusan Cip AI

Industri semikonduktor sedang mengalami revolusi dalam pembungkusan, dan TSMC meletakkan pertaruhan besar pada pembungkusan tahap panel (PLP) untuk mengatasi pendahuluan awal Samsung serta mengurangkan kesesakan kapasiti yang kritikal dalam teknologi andalannya, CoWoS. Di tengah-tengah usaha ini ialah CoPoS, atau Chip-on-Panel-on-Substrate, sebuah platform baharu yang menggantikan wafer silikon bulat tradisional dengan panel segi empat untuk memuatkan lebih banyak cip AI pada kos yang lebih rendah. Barisan perintis kini beroperasi, tetapi laluan ke pembuatan bervolume tinggi masih belum jelas.

Apa yang Membezakan CoPoS

CoPoS ialah jawapan TSMC kepada had penskalaan pembungkusan tahap wafer. Daripada memproses wafer bulat 300 mm, ia menggunakan panel segi empat berukuran 310 mm × 310 mm, dan akhirnya, dimensi yang lebih besar . Perubahan geometri ini membuat perbezaan yang sangat besar: beralih daripada bulat kepada segi empat meningkatkan kawasan permukaan yang boleh digunakan secara dramatik, membolehkan lebih banyak cip dimuatkan setiap substrat dan mengurangkan kos setiap cip terbungkus .

Teknologi ini mengintegrasikan pendekatan matang CoWoS TSMC dengan teknik Fan-Out Panel-Level Packaging atau FOPLP. Hasilnya adalah platform yang direka dari awal untuk saiz interposer yang ekstrem dan integrasi chiplet yang diperlukan oleh GPU AI generasi akan datang dan cip ASIC tersuai . Nvidia dilihat secara meluas sebagai pelanggan awal utama, dengan CoPoS dijangka menyokong pemproses AI pasca-Blackwell, era Rubin . TSMC mendedahkan barisan produk CoPoS 310 mm × 310 mm di Simposium Teknologi Amerika Utara pada tahun 2025, dengan sasaran untuk memulakan penghantaran produk menjelang akhir tahun 2028 .

Dari Barisan Perintis ke Pengeluaran Besar-besaran: Garis Masa yang Dipertikaikan

Pelancaran CoPoS berjalan di dua landasan. Landasan pertama ialah barisan perintis, yang telah berjalan mengikut jadual. Penghantaran peralatan kepada pasukan R&D bermula pada Februari 2026, dan barisan perintis penuh di kilang Longtan milik anak syarikat TSMC, VisEra Technologies, telah disiapkan pada Jun 2026 . Dalam mesyuarat pemegang saham tahunan TSMC pada 4 Jun, Pengerusi dan Ketua Pegawai Eksekutif C.C. Wei telah mengesahkan secara terbuka bahawa barisan perintis itu aktif, bahan dan bahan guna habis telah terjamin, dan pengesahan menyeluruh terhadap peralatan serta proses sedang dijalankan .

Landasan kedua ialah pembuatan bervolume, dan di sinilah keadaannya kurang pasti. Selang masa yang paling kerap disebut dalam kalangan sumber rantaian bekalan dan industri adalah dari lewat 2028 hingga separuh pertama 2029, dengan pengeluaran berskala besar berpusat di kemudahan AP7 TSMC di Chiayi, Taiwan . Beberapa laporan malah mencadangkan penghantaran boleh bermula menjelang akhir tahun 2028 .

Namun begitu, laporan yang bercanggah dari April 2026 mendakwa bahawa pengeluaran besar-besaran telah ditolak ke Q4 2030—kira-kira dua tahun lebih lewat daripada jangkaan ramai pemerhati pasaran. Kelewatan itu, menurut laporan yang dipetik oleh DigiTimes, berpunca daripada cabaran teknikal yang berlarutan berkaitan dengan "keseragaman" dan "kerataan" (warpage) apabila berskala ke dimensi panel . Perbelanjaan modal pembungkusan canggih TSMC masih diunjurkan berkembang pada kadar tahunan kompaun 24% dari 2025 hingga 2027, menggariskan betapa pentingnya usaha ini dalam peta jalan syarikat .

Membina Rantaian Bekalan Baharu

TSMC tidak membangunkan CoPoS secara bersendirian. Syarikat itu sedang giat membina rantaian bekalan bahan, komponen, dan peralatan yang lengkap, serta telah mula melayakkan rakan kongsi dari Taiwan . Pada awal 2026, apa yang digelar sebagai "pasukan kebangsaan pembungkusan canggih" Taiwan telah berkembang dengan penyertaan dua firma domestik baharu ke dalam ekosistem CoPoS, menandakan betapa besarnya pelaburan TSMC dalam pangkalan bekalan tempatan untuk menyokong peningkatan ini .

Persaingan dengan Samsung

Samsung kini merupakan peneraju yang jelas dalam pembungkusan tahap panel. Syarikat itu telah mengkomersialkan teknologi ini selama bertahun-tahun, menerapkannya pada pemproses mudah alih dan cip pengurusan kuasa, dan kini sedang membangunkan teknologi System-on-Panel (SoP) bersaiz ultra-besar yang menyasarkan pelanggan seperti Tesla . Platform FOPLP Samsung sudah pun memberikan faedah yang ketara berbanding pembungkusan konvensional, seperti faktor bentuk sehingga 40% lebih kecil dan prestasi terma 15% lebih baik .

TSMC terlewat dalam pembungkusan tahap panel, hanya memulakan kerja pembangunan yang serius pada tahun 2024 . Namun, CoPoS mewakili serangan balas yang berfokus. Daripada bersaing secara langsung pada cip komoditi atau mudah alih, TSMC mereka bentuk CoPoS secara khusus untuk pemproses AI yang terbesar dan paling kompleks—GPU Nvidia, cip ASIC untuk pengendali pusat data hiperskala, dan cip pengkomputeran berprestasi tinggi lain yang bakal mentakrifkan seni bina pusat data untuk dekad seterusnya . Jika TSMC dapat menyelesaikan masalah kejuruteraan skala panel dan mencapai tempoh pengeluaran besar-besaran pada 2028–2029, ia berpotensi menghakis kelebihan pendahulu pasaran Samsung dengan platform yang dibina khusus untuk era AI.

Pasaran yang Dipertaruhkan Didorong oleh AI

Pasaran pembungkusan canggih berada dalam fasa yang digelar penganalisis sebagai "kitaran emas" dengan pertumbuhan jumlah dan harga serentak, didorong sepenuhnya oleh permintaan pengkomputeran AI . Angka-angkanya menceritakan segalanya:

• Pada tahun 2026, pasaran pembungkusan semikonduktor canggih global diramalkan mencecah sekitar $44 bilion hingga $59 bilion, dengan firma perunding Sigmaintell mengunjurkan $58.7 bilion .
• Menjelang awal hingga pertengahan 2030-an, anggaran berbeza secara meluas bergantung pada apa yang disertakan. Bloomberg Intelligence melihat pasaran pembungkusan 2.5D/3D sahaja berkembang pada kadar 26% setiap tahun untuk mencecah $80.5 bilion menjelang 2033 . Grand View Research meramalkan jumlah pasaran pembungkusan canggih sebanyak $66 bilion menjelang 2033 pada kadar CAGR yang lebih konservatif 6%, manakala Fortune Business Insights mengunjurkan $94.3 bilion menjelang 2034 pada kadar CAGR 8.6% .
• Segmen khusus cip AI dinilai pada kira-kira $7.5 bilion pada tahun 2025 dan dijangka berkembang sekitar 12% setiap tahun untuk mencecah $22.5 bilion menjelang 2035 .

Walaupun pengembangan kapasiti pesat, bekalan pembungkusan 2.5D dan 3D kekal ketat secara berterusan. Sigmaintell menjangkakan ketidakseimbangan ini akan berlarutan sehingga sekurang-kurangnya separuh kedua tahun 2027 . CoPoS adalah jawapan jangka panjang TSMC kepada kekurangan itu—satu cara untuk menembusi siling tahap wafer dan membuka kapasiti yang tidak dapat disediakan oleh infrastruktur CoWoS semasa.

Persoalan Penting yang Masih Tergantung

Pemboleh ubah terbesar dalam keseluruhan peta jalan ini adalah kejuruteraan, bukan permintaan pasaran. Sama ada TSMC dapat menyelesaikan isu keseragaman dan kerataan pada skala panel yang telah menghantui pembangunan awal akan menentukan sama ada CoPoS tiba sebagai pesaing baharu yang hebat pada akhir dekad ini, atau tersasar sehingga 2030 . Setakat pertengahan 2026, barisan perintis sudah siap, rantaian bekalan sedang terbentuk, dan perbelanjaan sudah pun disalurkan. Selebihnya bergantung pada lengkung hasil yang mampu diekstrak oleh TSMC daripada panel segi empat.