Qualcomm berkata cip High Bandwidth Compute (HBC) generasi pertama berjaya menjalani ujian laluan baca tulis memori penuh dan pengiraan berhampiran memori di makmalnya di San Diego. Syarikat itu menyenaraikan lebar jalur memori berkesan 133 TB/s bagi setiap kad Dragonfly AI250—18 kali angka AI200—tetapi ini ialah sp...
Diterbitkan olehDisunting dengan GPT-6 LunaImej dijana dengan GPT Image 2
Research answer

Create a landscape editorial hero image for this Studio Global article: What did Qualcomm’s November 2 announcement reveal about its first-generation High Bandwidth Compute (HBC) silicon’s validation in its San D. Article summary: Qualcomm’s November 2, 2026 announcement marked HBC’s transition from a proposed architecture to working, validated first-generation silicon—not a shipping-product launch or proof of production-scale economics. It streng. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
Qualcomm berkata cip High Bandwidth Compute (HBC) generasi pertama telah melengkapkan validasi perkakasan di makmalnya di San Diego. Ujian itu merangkumi laluan baca-tulis memori sepenuhnya serta pengiraan yang dilakukan berhampiran memori. Ini menunjukkan reka bentuk terasnya berfungsi pada perkakasan—bukan bahawa produk siap sudah dilancarkan atau mampu dikeluarkan pada skala besar. 2
Perbezaan itu penting kerana angka prestasi terbesar Qualcomm setakat ini masih berkaitan sistem memori dan produk yang bakal tiba. Halaman Dragonfly AI250 menyenaraikan lebar jalur memori berkesan sebanyak 133 TB/s bagi setiap kad, atau 18 kali angka AI200. AI250 dijangka mula dihantar untuk pensampelan pada separuh pertama 2027. 13
9
Menurut Qualcomm, cip HBC generasi pertama berjaya menjalankan operasi baca-tulis memori penuh dan pengiraan berhampiran memori di makmalnya di San Diego. 2 Laporan mengenai ujian itu menyebut penggunaan peralatan ujian automatik standard industri serta pemberat dan pengaktifan rawak pada saiz yang mewakili keperluan pengeluaran.
9
Laporan berasingan pula menyebut sampel awal dua lapisan dan kelebihan lebar jalur bagi setiap watt kira-kira lima kali ganda berbanding HBM4. 7
10 Angka itu wajar dilihat sebagai perbandingan awal, bukannya jaminan prestasi akhir AI250. Sumber yang tersedia tidak mengesahkan bahawa konfigurasi makmal menyamai sepenuhnya setiap butiran produk yang bakal dijual.
Validasi ialah pencapaian teknikal yang bermakna: ia menunjukkan reka bentuk itu menjalankan tugas yang dirancang. Namun, ujian ini sahaja tidak membuktikan kadar hasil pembuatan, jumlah pengeluaran berterusan atau prestasi dalam penggunaan pelanggan. 2
10
HBC menggabungkan cip pengiraan di bawah timbunan memori LPDDR berkuasa rendah. Tujuannya ialah menjalankan sebahagian pengiraan dekat dengan tempat data disimpan, sekali gus mengurangkan keperluan memindahkan data berulang-alik antara komponen memori dan pengiraan yang berasingan. Qualcomm menyifatkan laluan data yang lebih pendek—daripada milimeter kepada mikrometer—sebagai cara untuk meningkatkan lebar jalur dan kecekapan tenaga. 5
6
Perbezaan seni bina utamanya ialah HBC meletakkan pengiraan dekat dengan timbunan memori, bukan sekadar bergantung pada pemecut berasingan yang mengakses memori di lokasi lain dalam sistem. Bagaimanapun, sumber yang diberikan tidak mengandungi maklumat mencukupi untuk membuat perbandingan terperinci dan menyeluruh antara susun atur dalaman bas atau cip asas HBC dengan HBM.
Qualcomm menyenaraikan lebar jalur memori berkesan 133 TB/s bagi setiap kad AI250 dan berkata angka itu 18 kali lebih tinggi berbanding AI200. Pelan hala tuju terdahulu syarikat menyatakan AI200 menggunakan LPDDR5X, manakala peningkatan AI250 itu dikemukakan sebagai sasaran reka bentuk. 13
23
Angka tersebut merujuk kepada lebar jalur memori berkesan—bukan peningkatan 18 kali ganda pada kelajuan keseluruhan inferens AI. Prestasi sebenar sesuatu beban kerja bergantung pada lebih daripada lebar jalur memori, dan angka produk yang dinyatakan itu ialah spesifikasi Qualcomm untuk AI250, bukannya keputusan ujian bebas terhadap sistem yang sudah dipasarkan. 13
Perbandingan kira-kira lima kali ganda bagi lebar jalur per watt berbanding HBM4 juga perlu dilihat dalam konteks: ia berdasarkan ujian awal HBC yang dilaporkan oleh media lain. Angka itu bukan bukti bahawa HBC semestinya lebih cekap tenaga pada peringkat seluruh sistem untuk semua beban kerja atau konfigurasi. 7
10
Qualcomm memperkenalkan HBC sebagai sebahagian daripada pelan hala tuju pusat datanya pada Hari Pelabur Jun lalu. Pelan itu meletakkan HBC generasi pertama dalam Dragonfly AI250 dan menyasarkan HBC generasi kedua untuk AI300, termasuk peningkatan lebar jalur sebanyak 54 kali berbanding AI200. Ini ialah sasaran pelan hala tuju, bukannya hasil yang dibuktikan oleh validasi pada November. 23
19
Halaman produk Qualcomm dan laporan November meletakkan jangkaan pensampelan AI250 pada separuh pertama 2027. 13
9 Oleh itu, keputusan makmal ini membawa HBC melangkaui sekadar cadangan seni bina, tetapi pensampelan kepada pelanggan dan penilaian produk sebenar masih belum berlaku.
Cita-cita komersial Qualcomm juga besar: syarikat itu menyasarkan hasil tahunan pusat data melebihi AS$15 bilion menjelang tahun kewangan 2029. Reuters turut melaporkan unjuran Qualcomm sebanyak AS$15 bilion dalam jualan pusat data menjelang 2029. 1
25 Untuk mencapai sasaran itu, Qualcomm perlu melakukan lebih daripada mengesahkan cip—syarikat tersebut perlu menjadikan pelan hala tujunya produk yang benar-benar digunakan pelanggan pada skala besar.
Pengumuman Qualcomm memberikan bukti teknikal penting untuk HBC: cip generasi pertama berjaya menjalani ujian teras berkaitan memori dan pengiraan berhampiran memori. Seni bina itu bertujuan mengurangkan pemindahan data, manakala angka 133 TB/s dan 18 kali ganda merujuk kepada prestasi memori AI250 yang dirancang. 2
6
13
Ujian seterusnya ialah pelaksanaan produk. Pensampelan AI250, prestasi akhir sistem dan pengeluaran pada skala pelanggan ialah pencapaian yang berasingan. Sebelum semua itu berlaku, validasi HBC mengukuhkan asas teknikal strategi inferens AI Qualcomm—tetapi belum menentukan prestasinya dalam penggunaan sebenar.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Qualcomm berkata cip High Bandwidth Compute (HBC) generasi pertama berjaya menjalani ujian laluan baca tulis memori penuh dan pengiraan berhampiran memori di makmalnya di San Diego.
Qualcomm berkata cip High Bandwidth Compute (HBC) generasi pertama berjaya menjalani ujian laluan baca tulis memori penuh dan pengiraan berhampiran memori di makmalnya di San Diego. Syarikat itu menyenaraikan lebar jalur memori berkesan 133 TB/s bagi setiap kad Dragonfly AI250—18 kali angka AI200—tetapi ini ialah spesifikasi yang didakwa, bukan hasil ujian produk yang sudah dipasarkan.
AI250 dijangka mula dihantar untuk pensampelan pada separuh pertama 2027; prestasi akhir dan keupayaan pengeluaran berskala besar masih perlu dibuktikan.
Qualcomm berkata cip High Bandwidth Compute (HBC) generasi pertama berjaya menjalani ujian laluan baca tulis memori penuh dan pengiraan berhampiran memori di makmalnya di San Diego. Syarikat itu menyenaraikan lebar jalur memori berkesan 133 TB/s bagi setiap kad Dragonfly AI250—18 kali angka AI200—tetapi ini ialah sp...
Diterbitkan olehDisunting dengan GPT-6 LunaImej dijana dengan GPT Image 2
Research answer

Create a landscape editorial hero image for this Studio Global article: What did Qualcomm’s November 2 announcement reveal about its first-generation High Bandwidth Compute (HBC) silicon’s validation in its San D. Article summary: Qualcomm’s November 2, 2026 announcement marked HBC’s transition from a proposed architecture to working, validated first-generation silicon—not a shipping-product launch or proof of production-scale economics. It streng. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
Qualcomm berkata cip High Bandwidth Compute (HBC) generasi pertama telah melengkapkan validasi perkakasan di makmalnya di San Diego. Ujian itu merangkumi laluan baca-tulis memori sepenuhnya serta pengiraan yang dilakukan berhampiran memori. Ini menunjukkan reka bentuk terasnya berfungsi pada perkakasan—bukan bahawa produk siap sudah dilancarkan atau mampu dikeluarkan pada skala besar. 2
Perbezaan itu penting kerana angka prestasi terbesar Qualcomm setakat ini masih berkaitan sistem memori dan produk yang bakal tiba. Halaman Dragonfly AI250 menyenaraikan lebar jalur memori berkesan sebanyak 133 TB/s bagi setiap kad, atau 18 kali angka AI200. AI250 dijangka mula dihantar untuk pensampelan pada separuh pertama 2027. 13
9
Menurut Qualcomm, cip HBC generasi pertama berjaya menjalankan operasi baca-tulis memori penuh dan pengiraan berhampiran memori di makmalnya di San Diego. 2 Laporan mengenai ujian itu menyebut penggunaan peralatan ujian automatik standard industri serta pemberat dan pengaktifan rawak pada saiz yang mewakili keperluan pengeluaran.
9
Laporan berasingan pula menyebut sampel awal dua lapisan dan kelebihan lebar jalur bagi setiap watt kira-kira lima kali ganda berbanding HBM4. 7
10 Angka itu wajar dilihat sebagai perbandingan awal, bukannya jaminan prestasi akhir AI250. Sumber yang tersedia tidak mengesahkan bahawa konfigurasi makmal menyamai sepenuhnya setiap butiran produk yang bakal dijual.
Validasi ialah pencapaian teknikal yang bermakna: ia menunjukkan reka bentuk itu menjalankan tugas yang dirancang. Namun, ujian ini sahaja tidak membuktikan kadar hasil pembuatan, jumlah pengeluaran berterusan atau prestasi dalam penggunaan pelanggan. 2
10
HBC menggabungkan cip pengiraan di bawah timbunan memori LPDDR berkuasa rendah. Tujuannya ialah menjalankan sebahagian pengiraan dekat dengan tempat data disimpan, sekali gus mengurangkan keperluan memindahkan data berulang-alik antara komponen memori dan pengiraan yang berasingan. Qualcomm menyifatkan laluan data yang lebih pendek—daripada milimeter kepada mikrometer—sebagai cara untuk meningkatkan lebar jalur dan kecekapan tenaga. 5
6
Perbezaan seni bina utamanya ialah HBC meletakkan pengiraan dekat dengan timbunan memori, bukan sekadar bergantung pada pemecut berasingan yang mengakses memori di lokasi lain dalam sistem. Bagaimanapun, sumber yang diberikan tidak mengandungi maklumat mencukupi untuk membuat perbandingan terperinci dan menyeluruh antara susun atur dalaman bas atau cip asas HBC dengan HBM.
Qualcomm menyenaraikan lebar jalur memori berkesan 133 TB/s bagi setiap kad AI250 dan berkata angka itu 18 kali lebih tinggi berbanding AI200. Pelan hala tuju terdahulu syarikat menyatakan AI200 menggunakan LPDDR5X, manakala peningkatan AI250 itu dikemukakan sebagai sasaran reka bentuk. 13
23
Angka tersebut merujuk kepada lebar jalur memori berkesan—bukan peningkatan 18 kali ganda pada kelajuan keseluruhan inferens AI. Prestasi sebenar sesuatu beban kerja bergantung pada lebih daripada lebar jalur memori, dan angka produk yang dinyatakan itu ialah spesifikasi Qualcomm untuk AI250, bukannya keputusan ujian bebas terhadap sistem yang sudah dipasarkan. 13
Perbandingan kira-kira lima kali ganda bagi lebar jalur per watt berbanding HBM4 juga perlu dilihat dalam konteks: ia berdasarkan ujian awal HBC yang dilaporkan oleh media lain. Angka itu bukan bukti bahawa HBC semestinya lebih cekap tenaga pada peringkat seluruh sistem untuk semua beban kerja atau konfigurasi. 7
10
Qualcomm memperkenalkan HBC sebagai sebahagian daripada pelan hala tuju pusat datanya pada Hari Pelabur Jun lalu. Pelan itu meletakkan HBC generasi pertama dalam Dragonfly AI250 dan menyasarkan HBC generasi kedua untuk AI300, termasuk peningkatan lebar jalur sebanyak 54 kali berbanding AI200. Ini ialah sasaran pelan hala tuju, bukannya hasil yang dibuktikan oleh validasi pada November. 23
19
Halaman produk Qualcomm dan laporan November meletakkan jangkaan pensampelan AI250 pada separuh pertama 2027. 13
9 Oleh itu, keputusan makmal ini membawa HBC melangkaui sekadar cadangan seni bina, tetapi pensampelan kepada pelanggan dan penilaian produk sebenar masih belum berlaku.
Cita-cita komersial Qualcomm juga besar: syarikat itu menyasarkan hasil tahunan pusat data melebihi AS$15 bilion menjelang tahun kewangan 2029. Reuters turut melaporkan unjuran Qualcomm sebanyak AS$15 bilion dalam jualan pusat data menjelang 2029. 1
25 Untuk mencapai sasaran itu, Qualcomm perlu melakukan lebih daripada mengesahkan cip—syarikat tersebut perlu menjadikan pelan hala tujunya produk yang benar-benar digunakan pelanggan pada skala besar.
Pengumuman Qualcomm memberikan bukti teknikal penting untuk HBC: cip generasi pertama berjaya menjalani ujian teras berkaitan memori dan pengiraan berhampiran memori. Seni bina itu bertujuan mengurangkan pemindahan data, manakala angka 133 TB/s dan 18 kali ganda merujuk kepada prestasi memori AI250 yang dirancang. 2
6
13
Ujian seterusnya ialah pelaksanaan produk. Pensampelan AI250, prestasi akhir sistem dan pengeluaran pada skala pelanggan ialah pencapaian yang berasingan. Sebelum semua itu berlaku, validasi HBC mengukuhkan asas teknikal strategi inferens AI Qualcomm—tetapi belum menentukan prestasinya dalam penggunaan sebenar.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Qualcomm berkata cip High Bandwidth Compute (HBC) generasi pertama berjaya menjalani ujian laluan baca tulis memori penuh dan pengiraan berhampiran memori di makmalnya di San Diego.
Qualcomm berkata cip High Bandwidth Compute (HBC) generasi pertama berjaya menjalani ujian laluan baca tulis memori penuh dan pengiraan berhampiran memori di makmalnya di San Diego. Syarikat itu menyenaraikan lebar jalur memori berkesan 133 TB/s bagi setiap kad Dragonfly AI250—18 kali angka AI200—tetapi ini ialah spesifikasi yang didakwa, bukan hasil ujian produk yang sudah dipasarkan.
AI250 dijangka mula dihantar untuk pensampelan pada separuh pertama 2027; prestasi akhir dan keupayaan pengeluaran berskala besar masih perlu dibuktikan.