TSMC A16: Cip AI Lebih Pantas dan Cekap dengan Teknologi 1.6nm

Perubahan ini penting untuk cip AI dan HPC kerana kedua-duanya memerlukan rangkaian kuasa yang padat serta sambungan isyarat yang kompleks. Apabila laluan kuasa tidak lagi terlalu memenuhi ruang pendawaian hadapan, pereka cip berpotensi memperoleh lebih banyak ruang untuk interkoneksi isyarat dan penghantaran kuasa yang lebih berkesan kepada litar berkeperluan tinggi.

Jadi, manfaat A16 bukan hanya datang daripada pengecilan transistor. Ia turut mengubah cara rangkaian kuasa dan isyarat disusun di dalam cip.

Sasaran prestasi dan kecekapan berbanding N2P

Berbanding proses N2P, iaitu versi dipertingkatkan daripada proses 2nm TSMC, sasaran teknologi A16 yang dilaporkan ialah:

• Kelajuan 8–10% lebih tinggi pada tahap kuasa yang sama
• Penggunaan kuasa 15–20% lebih rendah pada kelajuan yang sama
• Ketumpatan cip 8–10% lebih tinggi, termasuk logik dan SRAM

Angka ini merujuk kepada perbandingan pada tahap platform proses dalam keadaan tertentu. Ia bukan jaminan bahawa setiap cip pelanggan yang menggunakan A16 akan menjadi 10% lebih pantas atau menggunakan 20% kurang kuasa.

Keputusan sebenar bergantung pada seni bina cip, pustaka reka bentuk, peraturan reka bentuk, voltan operasi, sistem penyejukan, pembungkusan dan jenis beban kerja. Begitu juga, peningkatan ketumpatan 8–10% tidak bermakna setiap pemproses siap akan mengecil dengan kadar yang sama. Pereka cip boleh menggunakan ruang tambahan itu untuk menambah logik, membesarkan cache, memasukkan lebih banyak sambungan atau mengecilkan saiz die — bergantung pada keutamaan produk.

Mengapa A16 disasarkan kepada AI dan HPC?

Pasaran utama A16 ialah litar logik berprestasi tinggi, khususnya pemecut AI dan pemproses pusat data. Cip sebegini beroperasi dengan tuntutan besar terhadap penghantaran kuasa, lebar jalur interkoneksi dan pengurusan haba.

Pengecilan transistor semata-mata tidak mencukupi jika kuasa masih sukar dihantar atau pendawaian isyarat terlalu sesak. SPR cuba menangani kekangan itu secara langsung.

Secara teori, pereka cip boleh menggunakan peningkatan A16 untuk memilih antara beberapa matlamat: prestasi lebih tinggi, penggunaan kuasa lebih rendah atau lebih banyak fungsi dalam kawasan cip yang hampir sama. Pertukaran ini amat penting di pusat data, kerana prestasi pemecut AI bukan hanya ditentukan oleh jumlah pengiraan. Kos elektrik, keupayaan penyejukan dan kelajuan pemindahan data dalam pakej turut menjadi faktor utama.

A16 di antara N2P dan A14

Dalam peta jalan TSMC, A16 berada di antara generasi N2/N2P dan proses A14 kelas 1.4nm. A14 dijadualkan memasuki pengeluaran besar-besaran pada 2028, berdasarkan laporan mengenai peta jalan dan ulasan prestasi kewangan TSMC.

Kedudukan ini memberikan A16 peranan strategik yang jelas. Ia memperkenalkan penghantaran kuasa dari bahagian belakang kepada pelanggan yang memerlukan prestasi tinggi sebelum TSMC beralih kepada generasi proses utama seterusnya.

Dengan kata lain, A16 bukan sahaja nod baharu, tetapi juga jambatan teknologi. Ia melanjutkan platform transistor nanosheet sambil membawa perubahan penting pada penghantaran kuasa dan reka bentuk pakej — dua aspek yang sangat bernilai untuk cip AI bersaiz besar.

Namun, laporan mengenai jadual A16 tidak sentiasa konsisten. Sebahagian liputan pada 2026 menyebut kemungkinan kelewatan, manakala laporan dan bahan teknikal yang muncul kemudian masih menunjuk kepada pengeluaran pada separuh kedua atau suku keempat 2026. Kesimpulan yang paling berhati-hati ialah suku keempat 2026 kekal sebagai sasaran yang dilaporkan, bukannya jaminan bahawa pengeluaran komersial berskala penuh sudah pasti berlaku pada tarikh itu.

Bagaimana A16 dibandingkan dengan Samsung dan Intel?

Samsung dilaporkan mengubah sasaran pengeluaran besar-besaran proses SF1.4 kelas 1.4nm daripada 2027 kepada 2029. Syarikat itu dikatakan memberi tumpuan kepada penambahbaikan keluarga 2nm, kadar hasil pengeluaran dan kestabilan pembuatan. Jika jadual itu kekal, TSMC mempunyai lebih banyak masa untuk meningkatkan pengeluaran A16 dan bergerak ke arah A14 sebelum tawaran 1.4nm Samsung mencapai pengeluaran besar-besaran.

Intel pula kekal sebagai pesaing penting dalam teknologi proses termaju dan penghantaran kuasa dari bahagian belakang, dengan proses 18A serta nod 14A yang dirancangnya menjadi sebahagian daripada persaingan lebih luas.

Walau bagaimanapun, label seperti “1.6nm”, “1.4nm” dan “18A” tidak boleh dibandingkan secara terus antara syarikat foundri. Kadar hasil, pustaka reka bentuk, kelayakan pelanggan, pembungkusan, kos dan prestasi cip sebenar lebih penting daripada nombor pada nama nod.

Oleh itu, jadual A16 memang boleh mengukuhkan kedudukan persaingan TSMC, tetapi ia tidak dengan sendirinya membuktikan bahawa TSMC mendahului Intel dalam setiap ukuran teknikal atau komersial. Ujian sebenar ialah sama ada pelanggan boleh menukarkan tuntutan teknologi itu kepada produk dengan kadar hasil tinggi dan skala pengeluaran yang berguna.

Pelaburan AS$29.4 bilion bukan untuk A16 sahaja

Pelan kapasiti TSMC yang lebih besar turut menjadi sebahagian daripada cerita A16. Laporan menyatakan lembaga pengarah syarikat itu meluluskan pelaburan kira-kira AS$29.4425 bilion untuk meningkatkan kapasiti proses termaju dan pembungkusan, di samping menaik taraf proses matang serta proses khusus dan membina kemudahan baharu.

Secara berasingan, perbelanjaan modal TSMC bagi 2026 dilaporkan dinaikkan kepada AS$60–64 bilion, mencerminkan pelaburan berterusan dalam pembuatan termaju dan pembungkusan maju.

Angka AS$29.4 bilion itu tidak wajar dianggap sebagai kos A16 semata-mata. Ia merujuk kepada program kapasiti dan infrastruktur yang lebih luas untuk menyokong beberapa generasi proses serta teknologi pembungkusan.

Kapasiti CoWoS mungkin sama penting dengan nod proses

Bagi cip AI, menghasilkan die logik termaju hanyalah satu bahagian daripada rantaian bekalan. Cip itu juga memerlukan memori jalur lebar tinggi, substrat, interposer, pemasangan dan ujian.

Kapasiti pembungkusan maju TSMC menggunakan teknologi CoWoS — singkatan bagi Chip-on-Wafer-on-Substrate — dilaporkan terus ditempah sepenuhnya ketika permintaan cip AI meningkat.

Laporan industri menyatakan sebahagian kerja pembungkusan bahagian belakang untuk pelanggan yang sama telah melimpah ke operasi Intel di Malaysia. Jika benar, langkah itu menunjukkan tindak balas terhad terhadap tekanan kapasiti rantaian bekalan, bukan bukti bahawa TSMC telah memindahkan pemilikan teknologi atau pangkalan pembuatan CoWoS terasnya secara meluas.

Situasi ini menunjukkan mengapa kepimpinan dalam proses wafer sahaja tidak menentukan seberapa cepat perkakasan AI boleh sampai kepada pelanggan. Wafer termaju masih boleh tertangguh akibat kekurangan kapasiti pembungkusan, memori HBM, substrat atau kemudahan ujian.

TSMC juga dilaporkan sedang membangunkan pendekatan pembungkusan yang menyerupai teknologi EMIB Intel sebagai tindak balas terhadap tekanan permintaan yang sama.

Industri semikonduktor bergerak ke arah pengkhususan

A16 menggambarkan perubahan lebih besar dalam pembuatan semikonduktor. Sistem AI semakin bergantung pada rangkaian yang diselaraskan antara foundri, pembekal memori, pengeluar substrat, penyedia pembungkusan dan tapak pembuatan di beberapa rantau.

Keadaan ini mewujudkan ruang untuk persaingan dan pengkhususan berlaku serentak. TSMC kekal penting dalam logik termaju dan CoWoS, manakala Intel boleh bersaing dalam teknologi proses serta menyediakan kapasiti pembungkusan alternatif. Malaysia, Taiwan dan lokasi lain pula boleh menyumbang bahagian berbeza dalam rantaian pembuatan bahagian belakang.

Justeru, laporan mengenai pemindahan sebahagian kerja pembungkusan antara dua pesaing tidak semestinya bermakna persaingan sudah berakhir. Sebaliknya, ia menunjukkan bahawa permintaan AI yang tinggi menjadikan kapasiti seluruh ekosistem sama penting dengan teknologi cip itu sendiri.

Bagi pelanggan A16, soalan paling penting bukan lagi sekadar sama ada sesebuah foundri mempunyai nod terkecil yang diumumkan. Persoalannya ialah sama ada foundri itu boleh menyediakan wafer yang telah layak, alat reka bentuk yang sesuai, kadar hasil yang boleh dipercayai dan kapasiti pembungkusan maju yang mencukupi untuk menghantar sistem AI lengkap pada skala besar.