Intel 18A-P Masuki Pengeluaran Risiko: 9% Lebih Pantas, 18% Lebih Cekap, dan Apple Sedang Memerhati

Peningkatan ini bukan hasil daripada pengecilan proses konvensional. Sebaliknya, Intel mencapainya melalui beberapa inovasi utama:

• Pilihan Transistor Baharu dan Kawalan Kebolehubahan yang Lebih Ketat: Syarikat memperkenalkan pasangan voltan ambang (VT) logik tambahan dan mengetatkan kawalan skew, bermakna prestasi cip lebih seragam di seluruh wafer. Perpustakaan peranti kuasa rendah dan berprestasi tinggi baharu turut ditambah untuk kedua-dua ketinggian sel berketumpatan tinggi dan berprestasi tinggi .
• Teknologi Power Boost: Satu pilihan transistor "Power Boost" baharu memperkenalkan struktur dwi-sentuh berintangan rendah. Ini membolehkan arus pacuan dan frekuensi operasi yang lebih tinggi pada kapasitans yang sepadan, secara langsung diterjemahkan kepada kelajuan lebih baik tanpa peningkatan kuasa yang berkadar .

Menyelesaikan Masalah Haba dengan PowerVia

Salah satu peningkatan paling ketara mungkin dalam pengurusan haba, satu kebimbangan kritikal untuk pengkomputeran berprestasi tinggi. 18A-P dibina di atas teknologi PowerVia (penghantaran kuasa bahagian belakang atau BSPD) Intel, yang mula-mula dikomersialkan dengan nod 18A . Untuk 18A-P, inovasi bahan dan reka bentuk telah membawa kepada pengurangan 20–40% dalam rintangan haba dan peningkatan 10–30% dalam rintangan via . Hasilnya adalah cip yang bukan sahaja berjalan lebih pantas dan menggunakan lebih sedikit kuasa tetapi juga jauh lebih mudah untuk disejukkan — satu atribut penting untuk beban kerja pusat data dan AI yang padat.

Ciri Pembunuh: Tiada Reka Bentuk Semula Diperlukan

Bagi perniagaan faundri yang cuba memenangi pelanggan yang skeptikal, titik jualan terbesar 18A-P mungkin adalah kepraktisannya. Intel mengesahkan bahawa 18A-P adalah serasi sepenuhnya dengan peraturan reka bentuk proses 18A asas . Ini adalah satu langkah strategik yang bijak. Pelanggan yang telah melabur dalam reka bentuk cip untuk 18A — atau yang telah mula membangunkannya — boleh beralih ke 18A-P yang dipertingkatkan prestasi tanpa reka bentuk semula dari awal. Mereka hanya perlu mengkompilasi semula reka bentuk fizikal sedia ada dan segera mendapat manfaat daripada peningkatan prestasi, kuasa dan haba .

Keserasian ini secara dramatik merendahkan risiko dan kos penggunaan, menjadikan 18A-P sebagai peningkatan "pasang dan guna" dan bukannya komitmen platform baharu .

Persoalan Apple: Dari Khabar Angin ke Realiti

Kemasukan ke pengeluaran risiko mengikut jadual adalah isyarat langsung kepada pasaran bahawa Intel Foundry boleh dipercayai sebagai rakan pembuatan jangka panjang yang boleh diharap. Kredibiliti ini adalah teras kepada jalan cerita yang paling menarik di sekitar 18A-P: potensi perjanjian dengan Apple.

Pelbagai laporan dan nota penganalisis telah menunjukkan Apple sedang giat menilai proses 18A Intel untuk cip siri-M peringkat permulaannya. Ming-Chi Kuo melaporkan bahawa Apple telah menerima versi 0.9.1 Kit Reka Bentuk Proses (PDK) 18A-P dan bahawa simulasi dalaman cukup memberangsangkan untuk menunggu keluaran 1.0 akhir . Penganalisis KeyBanc, John Vinh, menyatakan pemeriksaannya menunjukkan Intel Foundry telah "mendapatkan Apple sebagai pelanggan pada 18A untuk pemproses siri-M rendah untuk MacBook dan iPad," dengan pengeluaran dijangka pada 2027 . Keserasian peraturan reka bentuk bermakna Apple boleh bermula dengan reka bentuk 18A yang berisiko lebih rendah dan berpindah secara lancar ke wafer pengeluaran 18A-P yang lebih tinggi hasil dan prestasi untuk produk akhir .

Selain Apple, Google dilaporkan sedang meneroka teknologi pembungkusan termaju Intel untuk pemecut AI TPU v8e generasi seterusnya, menandakan minat yang lebih luas dalam ekosistem pembuatan Intel .

Melangkaui 18A-P: Saluran Paip Penyelidikan Jangka Panjang

Intel menggunakan Simposium VLSI untuk menjelaskan bahawa 18A-P hanyalah satu perhentian di atas peta jalan yang lebih panjang. Dalam satu ceramah jemputan, Felo Intel, Eric Karl, memperincikan bagaimana gabungan transistor gate-all-around (GAA) RibbonFET dan PowerVia BSPD menyediakan asas berskala untuk nod logik masa depan. Pembentangan itu mengukur kelebihan termasuk pengurangan kawasan berhalang 11% dan pengurangan 10x ganda dalam kejatuhan voltan dinamik, yang boleh membolehkan peningkatan frekuensi sehingga 6% .

Melihat lebih jauh ke hadapan, Intel juga berkongsi penyelidikan baharu mengenai peranti Complementary FET (CFET) — seni bina transistor generasi akan datang yang menindan transistor NMOS dan PMOS secara menegak untuk meningkatkan ketumpatan secara mendadak. Data menunjukkan prototaip dengan pic get 45nm, integrasi PowerVia, dan sentuhan belakang terus, yang kesemuanya adalah blok binaan untuk era pasca-2nm .

Bagi Intel Foundry, 18A-P kini merupakan bukti paling nyata bahawa ia boleh melaksanakan peta jalan termaju, menyampaikan peningkatan prestasi yang boleh diukur, dan berkomunikasi dalam bahasa yang paling penting bagi pelanggan luaran: satu laluan mudah dan berisiko rendah ke arah cip yang lebih baik. Sama ada ini diterjemahkan kepada kontrak yang ditandatangani dengan nama-nama terbesar industri akan menjadi cerita untuk 12 bulan akan datang.