Cip AI Nvidia Feynman: Lompatan Teknologi dengan TSMC A16, CoPoS, dan CPO
Nvidia menyasarkan pengeluaran besar besaran platform cip AI Feynman pada separuh kedua 2028, menggunakan proses A16 (1.6nm) TSMC dengan transistor GAA, susunan 3D SoIC, dan pembungkusan panel CoPoS untuk cip yang leb... Feynman akan menjadi pelanggan pertama teknologi pembungkusan CoPoS TSMC, yang menggunakan panel...
Diterbitkan olehDisunting dengan DeepSeek-V4-FlashImej dijana dengan GPT Image 1.5
Nvidia menyasarkan pengeluaran besar besaran platform cip AI Feynman pada separuh kedua 2028, menggunakan proses A16 (1.6nm) TSMC dengan transistor GAA, susunan 3D SoIC, dan pembungkusan panel CoPoS untuk cip yang leb...
Feynman akan menjadi pelanggan pertama teknologi pembungkusan CoPoS TSMC, yang menggunakan panel segi empat tepat besar untuk mengatasi had saiz cip, dengan pengeluaran besar besaran dijadualkan pada separuh kedua 2028.
TSMC mempercepatkan pembinaan kemudahan pembungkusan termaju AP7 di Chiayi dan AP8 di Tainan, dengan kapasiti SoIC diunjurkan mencecah 65,000 wafer sebulan menjelang 2028 untuk memenuhi permintaan AI.
Suis Spectrum X Ethernet Photonics CPO Nvidia kini dalam pengeluaran penuh, menawarkan penjimatan kuasa sehingga 70% dan 10x lebih baik masa antara kegagalan, menjadi ujian pengeluaran untuk teknologi yang akan diguna...
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Platform cip AI generasi akan datang Nvidia, yang diberi nama kod Feynman, merupakan satu lonjakan seni bina utama yang menggabungkan nod proses paling maju TSMC, teknologi pembungkusan panel baharu, dan sambungan optik asli. Berikut adalah segala yang diketahui setakat ini mengenai platform ini, ekosistem pembuatan yang menyokongnya, dan apa maksudnya untuk rantaian bekalan AI yang lebih luas.
Seni Bina Feynman dan Sasaran Prestasi
Nvidia menyasarkan pengeluaran besar-besaran Feynman pada separuh kedua 2028, dengan syarikat dilaporkan mempercepatkan rantaian bekalnya untuk memenuhi garis masa tersebut . Di GTC 2026, Nvidia memberikan penerangan teknikal mendalam pertama mengenai seni bina ini .
Cip ini dibina di atas proses A16 TSMC (nod kelas 1.6nm), yang menampilkan transistor gate-all-around (GAA) dan penghantaran kuasa belakang. TSMC merancang pengeluaran besar-besaran A16 bermula pada separuh kedua 2026, dengan Nvidia dijangka menjadi pelanggan utama .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Cip AI Nvidia Feynman: Lompatan Teknologi dengan TSMC A16, CoPoS, dan CPO"?
Nvidia menyasarkan pengeluaran besar besaran platform cip AI Feynman pada separuh kedua 2028, menggunakan proses A16 (1.6nm) TSMC dengan transistor GAA, susunan 3D SoIC, dan pembungkusan panel CoPoS untuk cip yang leb...
What are the key points to validate first?
Nvidia menyasarkan pengeluaran besar besaran platform cip AI Feynman pada separuh kedua 2028, menggunakan proses A16 (1.6nm) TSMC dengan transistor GAA, susunan 3D SoIC, dan pembungkusan panel CoPoS untuk cip yang leb... Feynman akan menjadi pelanggan pertama teknologi pembungkusan CoPoS TSMC, yang menggunakan panel segi empat tepat besar untuk mengatasi had saiz cip, dengan pengeluaran besar besaran dijadualkan pada separuh kedua 2028.
What should I do next in practice?
TSMC mempercepatkan pembinaan kemudahan pembungkusan termaju AP7 di Chiayi dan AP8 di Tainan, dengan kapasiti SoIC diunjurkan mencecah 65,000 wafer sebulan menjelang 2028 untuk memenuhi permintaan AI.
Cip AI Nvidia Feynman: Lompatan Teknologi dengan TSMC A16, CoPoS, dan CPO
Nvidia menyasarkan pengeluaran besar besaran platform cip AI Feynman pada separuh kedua 2028, menggunakan proses A16 (1.6nm) TSMC dengan transistor GAA, susunan 3D SoIC, dan pembungkusan panel CoPoS untuk cip yang leb... Feynman akan menjadi pelanggan pertama teknologi pembungkusan CoPoS TSMC, yang menggunakan panel...
Diterbitkan olehDisunting dengan DeepSeek-V4-FlashImej dijana dengan GPT Image 1.5
Nvidia menyasarkan pengeluaran besar besaran platform cip AI Feynman pada separuh kedua 2028, menggunakan proses A16 (1.6nm) TSMC dengan transistor GAA, susunan 3D SoIC, dan pembungkusan panel CoPoS untuk cip yang leb...
Feynman akan menjadi pelanggan pertama teknologi pembungkusan CoPoS TSMC, yang menggunakan panel segi empat tepat besar untuk mengatasi had saiz cip, dengan pengeluaran besar besaran dijadualkan pada separuh kedua 2028.
TSMC mempercepatkan pembinaan kemudahan pembungkusan termaju AP7 di Chiayi dan AP8 di Tainan, dengan kapasiti SoIC diunjurkan mencecah 65,000 wafer sebulan menjelang 2028 untuk memenuhi permintaan AI.
Suis Spectrum X Ethernet Photonics CPO Nvidia kini dalam pengeluaran penuh, menawarkan penjimatan kuasa sehingga 70% dan 10x lebih baik masa antara kegagalan, menjadi ujian pengeluaran untuk teknologi yang akan diguna...
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Platform cip AI generasi akan datang Nvidia, yang diberi nama kod Feynman, merupakan satu lonjakan seni bina utama yang menggabungkan nod proses paling maju TSMC, teknologi pembungkusan panel baharu, dan sambungan optik asli. Berikut adalah segala yang diketahui setakat ini mengenai platform ini, ekosistem pembuatan yang menyokongnya, dan apa maksudnya untuk rantaian bekalan AI yang lebih luas.
Seni Bina Feynman dan Sasaran Prestasi
Nvidia menyasarkan pengeluaran besar-besaran Feynman pada separuh kedua 2028, dengan syarikat dilaporkan mempercepatkan rantaian bekalnya untuk memenuhi garis masa tersebut . Di GTC 2026, Nvidia memberikan penerangan teknikal mendalam pertama mengenai seni bina ini .
Cip ini dibina di atas proses A16 TSMC (nod kelas 1.6nm), yang menampilkan transistor gate-all-around (GAA) dan penghantaran kuasa belakang. TSMC merancang pengeluaran besar-besaran A16 bermula pada separuh kedua 2026, dengan Nvidia dijangka menjadi pelanggan utama .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Cip AI Nvidia Feynman: Lompatan Teknologi dengan TSMC A16, CoPoS, dan CPO"?
Nvidia menyasarkan pengeluaran besar besaran platform cip AI Feynman pada separuh kedua 2028, menggunakan proses A16 (1.6nm) TSMC dengan transistor GAA, susunan 3D SoIC, dan pembungkusan panel CoPoS untuk cip yang leb...
What are the key points to validate first?
Nvidia menyasarkan pengeluaran besar besaran platform cip AI Feynman pada separuh kedua 2028, menggunakan proses A16 (1.6nm) TSMC dengan transistor GAA, susunan 3D SoIC, dan pembungkusan panel CoPoS untuk cip yang leb... Feynman akan menjadi pelanggan pertama teknologi pembungkusan CoPoS TSMC, yang menggunakan panel segi empat tepat besar untuk mengatasi had saiz cip, dengan pengeluaran besar besaran dijadualkan pada separuh kedua 2028.
What should I do next in practice?
TSMC mempercepatkan pembinaan kemudahan pembungkusan termaju AP7 di Chiayi dan AP8 di Tainan, dengan kapasiti SoIC diunjurkan mencecah 65,000 wafer sebulan menjelang 2028 untuk memenuhi permintaan AI.
Dari segi prestasi, Feynman menyasarkan 10× kos-per-token lebih rendah dan 5× inferens lebih pantas berbanding seni bina generasi sebelumnya .
Pembungkusan Termaju: SoIC, CoPoS, dan CPO
Feynman akan menggabungkan tiga teknologi pembungkusan termaju secara serentak:
SoIC (System-on-Integrated-Chips) — Teknologi ikatan hibrid TSMC untuk susunan 3D ciplet dan memori. Ini adalah pemangkin utama untuk reka bentuk lebar jalur tinggi Feynman .
CoPoS (Chip-on-Panel-on-Substrate) — Pembungkusan generasi akan datang TSMC yang menggantikan wafer bulat dengan panel segi empat tepat besar, menyasarkan pakej ultra-besar melebihi 9.5× saiz retikel. Penganalisis Ming-Chi Kuo menyatakan CoPoS dijadualkan untuk pengeluaran besar-besaran pada 2H 2028, dan Feynman dijangka menjadi pelanggan pertama .
Optik bungkus bersama (CPO) — GPU Feynman direka untuk mengintegrasikan fotonik silikon terus ke dalam pakej GPU, beralih daripada papan belakang tembaga kepada sambungan optik asli .
Peningkatan Kapasiti TSMC: SoIC, CoWoS, dan Loji Baharu
Untuk menyokong Feynman dan pelanggan volum tinggi yang lain, TSMC secara agresif mengembangkan kapasiti pembungkusan termajunya:
Kapasiti SoIC: Unjuran industri menganggarkan output SoIC boleh mencecah kira-kira 65,000 wafer sebulan (wfpm) menjelang 2028 untuk diselaraskan dengan penggunaan besar-besaran dalam pemecut AI . Anggaran lain menunjukkan SoIC mencapai 14,000 wfpm pada akhir 2026 dan 28,000 wfpm pada akhir 2027 .
Kapasiti CoWoS: TSMC meningkatkan sasaran CoWoSnya kepada antara 115,000 dan 140,000 wfpm pada akhir 2026, dan kira-kira 170,000 hingga 190,000 wfpm menjelang 2027. Pemeriksaan saluran JPMorgan mengunjurkan CoWoS mencapai 220,000–225,000 wfpm pada akhir 2028 . Kapasiti CoWoS TSMC telah berkembang pada CAGR 80% antara 2022 dan 2027 .
Kemudahan baharu: Loji pembungkusan termaju TSMC AP7 di Chiayi dan AP8 di Tainan dilaporkan lebih awal daripada jadual, dengan pembinaan dipercepatkan . Dua kilang dari fasa pertama salah satu taman ini telah memulakan pengeluaran besar-besaran pada Jun 2026 . AP7 digambarkan sebagai kampus pembungkusan termaju terbesar TSMC, dengan pelbagai fasa dirancang untuk menyokong SoIC dan CoPoS . AP8 memberi tumpuan kepada CoWoS dan dijangka akhirnya menempatkan kapasiti bulanan melebihi 40,000 wafer .
Suis Spectrum-X Ethernet Photonics CPO Nvidia: Dalam Pengeluaran Sekarang
Walaupun Feynman masih dua tahun lagi, teknologi optik bungkus bersama Nvidia telah pun memasuki pengeluaran besar-besaran dalam bentuk suis Spectrum-X Ethernet Photonics:
Mei 2026: Nvidia mengumumkan platform Vera Rubin, memperkenalkan Spectrum-X Ethernet Photonics sebagai "kini dalam pengeluaran" .
Jun 2026: Nvidia mengesahkan pengeluaran besar-besaran penuh suis, dibina pada silikon pensuisan Spectrum-6 dengan optik bungkus bersama .
Julai 2026: TrendForce melaporkan Nvidia telah memulakan penghantaran volum suis Spectrum-X CPO kepada rakan kongsi terpilih .
14 Ogos 2026: Nvidia secara rasmi mengisytiharkan Spectrum-X Ethernet Photonics telah memasuki pengeluaran besar-besaran penuh, memanggilnya "sistem suis CPO Ethernet 200G/lane pertama di dunia dalam pengeluaran," dibina dengan Hon Hai, Lumentum, SPIL, TFC, dan TSMC .
Tuntutan prestasi untuk suis termasuk 4× lebih sedikit laser, 5× penggunaan kuasa lebih rendah, 10× lebih baik min masa antara kegagalan, dan penjimatan kuasa sehingga 70% berbanding optik plag konvensional .
Implikasi Rantaian Bekalan AI yang Lebih Luas
Peta jalan Nvidia semakin menentukan kitaran perbelanjaan modal TSMC dalam beberapa dimensi:
Segerak nod proses: Nvidia adalah pelanggan utama untuk nod paling maju TSMC — Blackwell pada 4nm, Rubin pada 3nm, Feynman pada A16 (1.6nm) — bermakna setiap generasi Nvidia baharu menarik rampaian nod seterusnya TSMC ke hadapan .
Pembungkusan sebagai kesesakan: Dengan Feynman memerlukan SoIC, CoPoS, dan CPO secara serentak, perancangan kapasiti TSMC untuk pembungkusan termaju semakin didorong oleh rentak produk Nvidia dan bukannya permintaan faundri umum .
Liku CPO sekarang: Rampaian Spectrum-X CPO pada 2026–2027 berfungsi sebagai ujian pengeluaran dunia sebenar untuk platform fotonik silikon COUPE TSMC — tepat teknologi yang akan diharapkan oleh Feynman pada skala .
Pemecutan kemudahan: TSMC mempercepatkan pembinaan di AP7 (Chiayi) dan AP8 (Tainan) khususnya untuk memenuhi garis masa Feynman 2028 Nvidia .
Pengetatan kitaran Capex: Peluasan kapasiti N2/A16 pelbagai tahun TSMC, menyasarkan ~90,000 WSPM pada akhir 2026 dengan pertumbuhan 70% tahun ke tahun, semakin disegerakkan kepada rentak seni bina GPU dua tahun Nvidia .
Ketidakpastian utama: Beberapa laporan menyebut Feynman mungkin juga menggunakan pembungkusan termaju Intel atau substrat kaca, yang akan merumitkan hubungan eksklusif TSMC-Nvidia. Ini masih belum disahkan oleh sumber utama .
Dari segi prestasi, Feynman menyasarkan 10× kos-per-token lebih rendah dan 5× inferens lebih pantas berbanding seni bina generasi sebelumnya .
Pembungkusan Termaju: SoIC, CoPoS, dan CPO
Feynman akan menggabungkan tiga teknologi pembungkusan termaju secara serentak:
SoIC (System-on-Integrated-Chips) — Teknologi ikatan hibrid TSMC untuk susunan 3D ciplet dan memori. Ini adalah pemangkin utama untuk reka bentuk lebar jalur tinggi Feynman .
CoPoS (Chip-on-Panel-on-Substrate) — Pembungkusan generasi akan datang TSMC yang menggantikan wafer bulat dengan panel segi empat tepat besar, menyasarkan pakej ultra-besar melebihi 9.5× saiz retikel. Penganalisis Ming-Chi Kuo menyatakan CoPoS dijadualkan untuk pengeluaran besar-besaran pada 2H 2028, dan Feynman dijangka menjadi pelanggan pertama .
Optik bungkus bersama (CPO) — GPU Feynman direka untuk mengintegrasikan fotonik silikon terus ke dalam pakej GPU, beralih daripada papan belakang tembaga kepada sambungan optik asli .
Peningkatan Kapasiti TSMC: SoIC, CoWoS, dan Loji Baharu
Untuk menyokong Feynman dan pelanggan volum tinggi yang lain, TSMC secara agresif mengembangkan kapasiti pembungkusan termajunya:
Kapasiti SoIC: Unjuran industri menganggarkan output SoIC boleh mencecah kira-kira 65,000 wafer sebulan (wfpm) menjelang 2028 untuk diselaraskan dengan penggunaan besar-besaran dalam pemecut AI . Anggaran lain menunjukkan SoIC mencapai 14,000 wfpm pada akhir 2026 dan 28,000 wfpm pada akhir 2027 .
Kapasiti CoWoS: TSMC meningkatkan sasaran CoWoSnya kepada antara 115,000 dan 140,000 wfpm pada akhir 2026, dan kira-kira 170,000 hingga 190,000 wfpm menjelang 2027. Pemeriksaan saluran JPMorgan mengunjurkan CoWoS mencapai 220,000–225,000 wfpm pada akhir 2028 . Kapasiti CoWoS TSMC telah berkembang pada CAGR 80% antara 2022 dan 2027 .
Kemudahan baharu: Loji pembungkusan termaju TSMC AP7 di Chiayi dan AP8 di Tainan dilaporkan lebih awal daripada jadual, dengan pembinaan dipercepatkan . Dua kilang dari fasa pertama salah satu taman ini telah memulakan pengeluaran besar-besaran pada Jun 2026 . AP7 digambarkan sebagai kampus pembungkusan termaju terbesar TSMC, dengan pelbagai fasa dirancang untuk menyokong SoIC dan CoPoS . AP8 memberi tumpuan kepada CoWoS dan dijangka akhirnya menempatkan kapasiti bulanan melebihi 40,000 wafer .
Suis Spectrum-X Ethernet Photonics CPO Nvidia: Dalam Pengeluaran Sekarang
Walaupun Feynman masih dua tahun lagi, teknologi optik bungkus bersama Nvidia telah pun memasuki pengeluaran besar-besaran dalam bentuk suis Spectrum-X Ethernet Photonics:
Mei 2026: Nvidia mengumumkan platform Vera Rubin, memperkenalkan Spectrum-X Ethernet Photonics sebagai "kini dalam pengeluaran" .
Jun 2026: Nvidia mengesahkan pengeluaran besar-besaran penuh suis, dibina pada silikon pensuisan Spectrum-6 dengan optik bungkus bersama .
Julai 2026: TrendForce melaporkan Nvidia telah memulakan penghantaran volum suis Spectrum-X CPO kepada rakan kongsi terpilih .
14 Ogos 2026: Nvidia secara rasmi mengisytiharkan Spectrum-X Ethernet Photonics telah memasuki pengeluaran besar-besaran penuh, memanggilnya "sistem suis CPO Ethernet 200G/lane pertama di dunia dalam pengeluaran," dibina dengan Hon Hai, Lumentum, SPIL, TFC, dan TSMC .
Tuntutan prestasi untuk suis termasuk 4× lebih sedikit laser, 5× penggunaan kuasa lebih rendah, 10× lebih baik min masa antara kegagalan, dan penjimatan kuasa sehingga 70% berbanding optik plag konvensional .
Implikasi Rantaian Bekalan AI yang Lebih Luas
Peta jalan Nvidia semakin menentukan kitaran perbelanjaan modal TSMC dalam beberapa dimensi:
Segerak nod proses: Nvidia adalah pelanggan utama untuk nod paling maju TSMC — Blackwell pada 4nm, Rubin pada 3nm, Feynman pada A16 (1.6nm) — bermakna setiap generasi Nvidia baharu menarik rampaian nod seterusnya TSMC ke hadapan .
Pembungkusan sebagai kesesakan: Dengan Feynman memerlukan SoIC, CoPoS, dan CPO secara serentak, perancangan kapasiti TSMC untuk pembungkusan termaju semakin didorong oleh rentak produk Nvidia dan bukannya permintaan faundri umum .
Liku CPO sekarang: Rampaian Spectrum-X CPO pada 2026–2027 berfungsi sebagai ujian pengeluaran dunia sebenar untuk platform fotonik silikon COUPE TSMC — tepat teknologi yang akan diharapkan oleh Feynman pada skala .
Pemecutan kemudahan: TSMC mempercepatkan pembinaan di AP7 (Chiayi) dan AP8 (Tainan) khususnya untuk memenuhi garis masa Feynman 2028 Nvidia .
Pengetatan kitaran Capex: Peluasan kapasiti N2/A16 pelbagai tahun TSMC, menyasarkan ~90,000 WSPM pada akhir 2026 dengan pertumbuhan 70% tahun ke tahun, semakin disegerakkan kepada rentak seni bina GPU dua tahun Nvidia .
Ketidakpastian utama: Beberapa laporan menyebut Feynman mungkin juga menggunakan pembungkusan termaju Intel atau substrat kaca, yang akan merumitkan hubungan eksklusif TSMC-Nvidia. Ini masih belum disahkan oleh sumber utama .
