Apa yang berubah pada 14A2?

Nod asas Intel 14A menggunakan teknologi PowerDirect, iaitu rangkaian bekalan kuasa dari bahagian belakang wafer atau backside power delivery network (BSPDN) . Pendekatan ini mengasingkan laluan kuasa daripada sebahagian laluan isyarat di bahagian hadapan cip, sekali gus membantu penggunaan ruang dan kecekapan reka bentuk.

Bagi 14A2, Intel dilaporkan sedang menilai pendekatan bekalan kuasa dua sisi. Dalam konfigurasi ini, sebahagian kuasa terus disalurkan melalui rangkaian belakang, sementara sebahagian lagi diagihkan melalui lapisan logam di bahagian hadapan. Laporan berkaitan menyatakan pendekatan gabungan ini boleh membantu menangani beban kuasa tinggi pada skala yang lebih padat .

Sasaran teknikal yang dilaporkan termasuk:

• Jarak logam M0 Intel 14A: 28nm .
• Sasaran jarak M0 14A2: kira-kira 21nm, dengan bantuan penambahbaikan seperti double patterning .

Jarak logam yang lebih kecil membolehkan lebih banyak struktur litar dimuatkan dalam kawasan yang sama. Secara teori, ini boleh meningkatkan ketumpatan transistor, tetapi ia turut menimbulkan cabaran seperti rintangan elektrik yang lebih tinggi dan keperluan terhadap struktur penghantaran kuasa baharu .

Mengapa Intel mempertimbangkan langkah ini?

Intel 14A asas dikatakan menawarkan peningkatan ketumpatan cip sehingga kira-kira 30% berbanding Intel 18A . Dengan persaingan daripada TSMC A14 dan Samsung SF1.4, Intel memerlukan lebih daripada sekadar peningkatan biasa untuk membezakan teknologinya .

Bekalan kuasa dua sisi dilaporkan menjadi salah satu cara untuk mencapai jarak logam yang lebih ketat dan ketumpatan transistor yang lebih tinggi . Walaupun 14A2 berpotensi memberikan peningkatan ketumpatan yang lebih besar daripada 14A, Intel belum mengumumkan angka rasmi yang boleh mengesahkan saiz peningkatan tersebut .

Jadual perkembangan Intel 14A

PDK, atau Process Design Kit, ialah set alat, data dan peraturan reka bentuk yang diperlukan pelanggan untuk mereka bentuk cip bagi sesuatu nod proses. Bagi Intel 14A, PDK menjadi penanda penting kerana pelanggan perlu menggunakannya untuk menilai reka bentuk, membuat cip ujian dan memutuskan sama ada mahu memberi komitmen kepada pengeluaran.

Tan dilaporkan menyifatkan PDK 0.9 sebagai tonggak yang sangat penting—malah sebagai “Holy Grail” bagi proses 14A—kerana ia menjadi titik semakan utama dalam usaha mendapatkan pelanggan .

Jadual terkini itu juga menunjukkan kelewatan kira-kira setahun berbanding panduan terdahulu yang meletakkan pengeluaran berisiko pada 2027 .

Intel berbanding TSMC dan Samsung

TSMC merancang untuk memulakan pengeluaran proses A14 pada 2028, menurut laporan Bloomberg dan beberapa laporan lain . Versi pertama A14 tidak akan menggunakan bekalan kuasa belakang; varian dengan rel kuasa belakang, yang dirujuk sebagai A14P, dirancang untuk 2029 .

Bagi Samsung, SF1.4 disebut sebagai sebahagian daripada persaingan 1.4nm, tetapi sumber yang tersedia tidak memberikan jadual pengeluaran berisiko atau pengeluaran besar-besaran yang disahkan .

Secara ringkas, sasaran HVM Intel pada 2029 kelihatan kira-kira setahun di belakang sasaran TSMC untuk A14 pada 2028. Pada masa yang sama, Tan dilaporkan melihat jadual 14A sebagai hampir seiring dengan A14 kerana kedua-duanya berada dalam kelas 1.4nm .

Apa selepas 14A?

Intel bukan sekadar merancang generasi 14A. Tan dilaporkan mengesahkan bahawa syarikat itu telah memulakan pembangunan awal bagi dua nod proses selepas 14A :

• 10A, yang berada dalam kelas 1nm .
• 7A, yang berada dalam kelas sub-1nm .

Tan mendedahkan perkara itu ketika membincangkan pelan hala tuju proses Intel di Persidangan Teknologi, Media dan Komunikasi Global J.P. Morgan ke-54 di Boston . Perkembangan ini menunjukkan Intel sedang membina pelan berbilang generasi untuk era angstrom, bukan hanya mengejar satu nod 1.4nm.

Kesimpulan

Intel 14A asas menggabungkan transistor RibbonFET 2 berasaskan reka bentuk gate-all-around dengan teknologi PowerDirect untuk bekalan kuasa dari bahagian belakang. Intel menyatakan proses itu boleh memberikan peningkatan ketumpatan cip sehingga 30% berbanding Intel 18A .

Varian 14A2 pula dilaporkan sedang dipertimbang dengan seni bina bekalan kuasa dua sisi dan jarak logam M0 yang lebih kecil, sekitar 21nm, bagi mengejar ketumpatan transistor yang lebih tinggi . Sasaran utama Intel ialah PDK 0.9 pada Oktober 2026, pengeluaran berisiko pada 2028 dan HVM pada 2029 .

Jika jadual itu kekal, Intel akan berada kira-kira setahun di belakang sasaran pengeluaran TSMC A14 pada 2028 . Namun, perlumbaan ini tidak hanya ditentukan oleh angka nanometer: kejayaan mendapatkan pelanggan, hasil pengeluaran, kos dan kemampuan menghasilkan cip secara konsisten juga akan menjadi penentu utama. Di luar 14A, Intel sudah memandang lebih jauh dengan pembangunan awal nod 10A dan 7A .

Apa yang berubah pada 14A2?

Nod asas Intel 14A menggunakan teknologi PowerDirect, iaitu rangkaian bekalan kuasa dari bahagian belakang wafer atau backside power delivery network (BSPDN) . Pendekatan ini mengasingkan laluan kuasa daripada sebahagian laluan isyarat di bahagian hadapan cip, sekali gus membantu penggunaan ruang dan kecekapan reka bentuk.

Bagi 14A2, Intel dilaporkan sedang menilai pendekatan bekalan kuasa dua sisi. Dalam konfigurasi ini, sebahagian kuasa terus disalurkan melalui rangkaian belakang, sementara sebahagian lagi diagihkan melalui lapisan logam di bahagian hadapan. Laporan berkaitan menyatakan pendekatan gabungan ini boleh membantu menangani beban kuasa tinggi pada skala yang lebih padat .

Sasaran teknikal yang dilaporkan termasuk:

• Jarak logam M0 Intel 14A: 28nm .
• Sasaran jarak M0 14A2: kira-kira 21nm, dengan bantuan penambahbaikan seperti double patterning .

Jarak logam yang lebih kecil membolehkan lebih banyak struktur litar dimuatkan dalam kawasan yang sama. Secara teori, ini boleh meningkatkan ketumpatan transistor, tetapi ia turut menimbulkan cabaran seperti rintangan elektrik yang lebih tinggi dan keperluan terhadap struktur penghantaran kuasa baharu .

Mengapa Intel mempertimbangkan langkah ini?

Intel 14A asas dikatakan menawarkan peningkatan ketumpatan cip sehingga kira-kira 30% berbanding Intel 18A . Dengan persaingan daripada TSMC A14 dan Samsung SF1.4, Intel memerlukan lebih daripada sekadar peningkatan biasa untuk membezakan teknologinya .

Bekalan kuasa dua sisi dilaporkan menjadi salah satu cara untuk mencapai jarak logam yang lebih ketat dan ketumpatan transistor yang lebih tinggi . Walaupun 14A2 berpotensi memberikan peningkatan ketumpatan yang lebih besar daripada 14A, Intel belum mengumumkan angka rasmi yang boleh mengesahkan saiz peningkatan tersebut .

Jadual perkembangan Intel 14A

PDK, atau Process Design Kit, ialah set alat, data dan peraturan reka bentuk yang diperlukan pelanggan untuk mereka bentuk cip bagi sesuatu nod proses. Bagi Intel 14A, PDK menjadi penanda penting kerana pelanggan perlu menggunakannya untuk menilai reka bentuk, membuat cip ujian dan memutuskan sama ada mahu memberi komitmen kepada pengeluaran.

Tan dilaporkan menyifatkan PDK 0.9 sebagai tonggak yang sangat penting—malah sebagai “Holy Grail” bagi proses 14A—kerana ia menjadi titik semakan utama dalam usaha mendapatkan pelanggan .

Jadual terkini itu juga menunjukkan kelewatan kira-kira setahun berbanding panduan terdahulu yang meletakkan pengeluaran berisiko pada 2027 .

Intel berbanding TSMC dan Samsung

TSMC merancang untuk memulakan pengeluaran proses A14 pada 2028, menurut laporan Bloomberg dan beberapa laporan lain . Versi pertama A14 tidak akan menggunakan bekalan kuasa belakang; varian dengan rel kuasa belakang, yang dirujuk sebagai A14P, dirancang untuk 2029 .

Bagi Samsung, SF1.4 disebut sebagai sebahagian daripada persaingan 1.4nm, tetapi sumber yang tersedia tidak memberikan jadual pengeluaran berisiko atau pengeluaran besar-besaran yang disahkan .

Secara ringkas, sasaran HVM Intel pada 2029 kelihatan kira-kira setahun di belakang sasaran TSMC untuk A14 pada 2028. Pada masa yang sama, Tan dilaporkan melihat jadual 14A sebagai hampir seiring dengan A14 kerana kedua-duanya berada dalam kelas 1.4nm .

Apa selepas 14A?

Intel bukan sekadar merancang generasi 14A. Tan dilaporkan mengesahkan bahawa syarikat itu telah memulakan pembangunan awal bagi dua nod proses selepas 14A :

• 10A, yang berada dalam kelas 1nm .
• 7A, yang berada dalam kelas sub-1nm .

Tan mendedahkan perkara itu ketika membincangkan pelan hala tuju proses Intel di Persidangan Teknologi, Media dan Komunikasi Global J.P. Morgan ke-54 di Boston . Perkembangan ini menunjukkan Intel sedang membina pelan berbilang generasi untuk era angstrom, bukan hanya mengejar satu nod 1.4nm.

Kesimpulan

Intel 14A asas menggabungkan transistor RibbonFET 2 berasaskan reka bentuk gate-all-around dengan teknologi PowerDirect untuk bekalan kuasa dari bahagian belakang. Intel menyatakan proses itu boleh memberikan peningkatan ketumpatan cip sehingga 30% berbanding Intel 18A .

Varian 14A2 pula dilaporkan sedang dipertimbang dengan seni bina bekalan kuasa dua sisi dan jarak logam M0 yang lebih kecil, sekitar 21nm, bagi mengejar ketumpatan transistor yang lebih tinggi . Sasaran utama Intel ialah PDK 0.9 pada Oktober 2026, pengeluaran berisiko pada 2028 dan HVM pada 2029 .

Jika jadual itu kekal, Intel akan berada kira-kira setahun di belakang sasaran pengeluaran TSMC A14 pada 2028 . Namun, perlumbaan ini tidak hanya ditentukan oleh angka nanometer: kejayaan mendapatkan pelanggan, hasil pengeluaran, kos dan kemampuan menghasilkan cip secara konsisten juga akan menjadi penentu utama. Di luar 14A, Intel sudah memandang lebih jauh dengan pembangunan awal nod 10A dan 7A .