Rubin Ultra Nvidia Diperkecil: Apa yang Berlaku pada Reka Bentuk 4-Die?

Laporan terbaharu SemiAnalysis tentang Rubin Ultra Nvidia bukan sekadar kisah sebuah cip yang “dibatalkan”. Ia mendedahkan pertarungan yang lebih besar: sejauh mana industri semikonduktor mampu menggabungkan semakin banyak cip, memori berkelajuan tinggi dan sambungan berketumpatan tinggi dalam satu pakej.

Pada 30 Jun 2026, firma penyelidikan semikonduktor SemiAnalysis menyatakan di X bahawa Nvidia telah membatalkan reka bentuk asal Rubin Ultra dengan empat cip kira-kira tiga bulan selepas ia diperkenalkan di GTC 2026 . Sebagai gantinya, Nvidia dikatakan beralih kepada versi yang lebih kecil, dengan saiz fizikal dan prestasi dunia sebenar masing-masing susut kira-kira separuh .

Namun, Nvidia belum mengeluarkan kenyataan rasmi yang mengesahkan pembatalan itu. Sebahagian peserta pasaran turut mempersoalkan sama ada laporan 30 Jun tersebut sebenarnya mengulangi khabar rantaian bekalan yang telah tersebar sejak April 2026. Media Taiwan seperti Ctee dan Commercial Times memang pernah melaporkan perubahan reka bentuk itu pada awal April .

Reka bentuk asal Rubin Ultra: empat die dalam satu pakej

Rubin standard menggunakan dua die pengkomputeran bersama lapan modul memori HBM4 . Rubin Ultra asal pada dasarnya cuba menggandakan susunan itu: empat die pengkomputeran dan 16 susunan HBM4E dalam satu pakej termaju, dengan sasaran pelancaran pada 2027 .

Pendekatan ini seolah-olah “menggabungkan” dua cip Rubin penuh dalam satu pakej. Di GTC 2026, Nvidia mempromosikan penskalaan empat die itu sebagai laluan kepada prestasi AI yang belum pernah dicapai sebelum ini.

Masalahnya ialah saiz dan kerumitan pakej tersebut. Menurut laporan berkaitan, reka bentuk empat die itu mencapai kira-kira 7.5 hingga 8 kali had retikel — had saiz kawasan yang boleh dicetak oleh sistem litografi dalam satu proses — sekali gus menimbulkan persoalan besar tentang hasil pengeluaran dan kebolehlaksanaan pembuatan .

Mengapa pembungkusan TSMC menjadi penghalang?

Cabaran utama dipercayai berkaitan teknologi pembungkusan termaju TSMC, khususnya proses CoWoS-L. Pembungkusan sebegini menghubungkan die pengkomputeran dengan memori HBM berkelajuan tinggi dalam satu modul, tetapi semakin besar pakej, semakin sukar untuk mengekalkan ketepatan mekanikal dan sambungan elektrik.

Antara masalah yang dilaporkan ialah:

• Pakej empat die yang terlalu besar sukar dikendalikan secara ekonomik menggunakan proses CoWoS-L sedia ada .
• Dalam susunan 2+2, substrat pakej dilaporkan mengalami warping, iaitu melengkung ke beberapa arah .
• Lengkungan itu boleh menghalang die pengkomputeran daripada bersentuhan sepenuhnya dengan substrat, lalu menyebabkan kegagalan penghantaran isyarat .
• SemiAnalysis menyifatkan keadaan tersebut sebagai kebimbangan berkaitan “pelaksanaan pembuatan”, yang menunjukkan reka bentuk itu mungkin terlalu bercita-cita tinggi untuk gabungan proses 3nm dan CoWoS-L semasa .

Satu anggaran industri, yang dikongsi oleh seorang penganalisis melalui LinkedIn, meletakkan hasil pengeluaran pakej empat die pada sekitar 60%. Peralihan kepada reka bentuk dua die dijangka dapat meningkatkan hasil kepada kira-kira 85% dan mengurangkan kos setiap kad sekitar 30% . Angka ini datang daripada sumber yang dijana pengguna dan wajar dianggap sebagai anggaran, bukannya angka rasmi Nvidia atau TSMC.

Perbandingan versi empat die dan dua die

Ukuran	Rubin Ultra asal, 4 die	Rubin Ultra disemak, 2 die
Die pengkomputeran	4	2
Memori	16 susunan HBM4E	8 susunan HBM4E
Saiz pakej	Kira-kira 7.5–8 kali had retikel	Kira-kira 1–2 kali had retikel
Prestasi relatif	100% daripada sasaran asal	Kira-kira 50% daripada sasaran asal
Dakwaan prestasi Nvidia	Penskal aan empat die untuk prestasi AI luar biasa	Peningkatan inferens 3.5 kali berbanding generasi terdahulu

Versi dua die itu secara asasnya kembali kepada susunan yang lebih hampir dengan Rubin standard: dua die pengkomputeran dan lapan modul HBM. Walaupun prestasi pakej tunggal dikatakan berkurang berbanding sasaran empat die, Nvidia dilaporkan mahu mendapatkan semula tahap prestasi tersebut pada peringkat papan atau sistem.

Caranya ialah menggunakan konfigurasi 2+2: dua pakej berasingan yang setiap satunya mengandungi dua die, kemudian dipasang bersama pada papan pelayan atau modul yang sama . Ini mengurangkan tekanan untuk memuatkan kesemua die dalam satu pakej gergasi.

Beberapa laporan industri Taiwan sejak April turut menyatakan bahawa perancangan rantaian bekalan sebenarnya sudah berasaskan reka bentuk dua die. Jika benar, reka bentuk empat die mungkin lebih merupakan sasaran aspirasi yang diumumkan sebelum kebolehlaksanaan pengeluaran dimuktamadkan .

CoPoS: penyelesaian seterusnya, tetapi belum tiba masanya

Bagi mengatasi batasan CoWoS-L, TSMC dilaporkan sedang meneroka teknologi CoPoS, singkatan bagi Chip-on-Panel-on-Substrate. Pendekatan ini menggantikan interposer silikon berukuran kira-kira 300 milimeter dengan panel segi empat yang lebih besar.

Spesifikasi awal yang dilaporkan menyebut panel sekitar 310 × 310 milimeter. Pada masa hadapan, saiznya mungkin berkembang kepada 515 × 510 milimeter atau 750 × 620 milimeter . Panel yang lebih besar boleh menempatkan lebih banyak cip dan memori HBM, selain mengurangkan pembaziran pada bahagian tepi.

Tetapi CoPoS tidak dijangka mencapai pengeluaran besar-besaran sehingga penghujung 2028 atau awal 2029 . Tempoh itu terlalu lewat untuk menyokong sasaran Rubin Ultra pada 2027. Buat masa ini, penyelesaian yang lebih praktikal ialah memecahkan reka bentuk besar kepada beberapa pakej dan menggabungkannya pada peringkat papan atau sistem.

Nvidia turut berdepan tekanan daripada pelanggan sendiri

Cabaran Rubin Ultra muncul ketika Nvidia berdepan perubahan dalam pasaran cip AI. SemiAnalysis mengenal pasti beberapa lapisan tekanan persaingan :

• Cip dalaman syarikat awan: TPU Google, Trainium Amazon dan program ASIC dalaman Microsoft semakin digunakan dalam pusat data masing-masing. Ini berpotensi menggantikan GPU Nvidia bagi beban kerja AI dalaman berskala besar .
• ASIC berkembang lebih pantas daripada GPU dagangan: Data TrendForce yang dipetik SemiAnalysis mengunjurkan penghantaran ASIC AI tersuai meningkat 44.6% pada 2026, berbanding 16.1% bagi GPU dagangan .
• Kelebihan kos jangka panjang: Dalam penggunaan inferens selama beberapa tahun, ASIC dilaporkan menawarkan kelebihan jumlah kos pemilikan atau TCO sekitar 40–65% .
• Kebergantungan kepada CUDA semakin dicabar: Triton, ONNX Runtime dan OpenXLA ialah antara rangka kerja yang membantu pembangun menggunakan pendekatan lebih tidak bergantung kepada satu jenis perkakasan. Perkembangan ini boleh mengurangkan kos pertukaran daripada ekosistem CUDA Nvidia .
• Pesaing khusus inferens: Syarikat seperti Groq, Cerebras dan Etched turut menawarkan cip khusus untuk pasaran inferens pusat data .

Ini tidak bermakna CUDA akan hilang dalam masa terdekat. Namun, apabila syarikat awan membina perkakasan dan timbunan perisian sendiri, kelebihan Nvidia yang selama ini bergantung pada gabungan GPU, perisian dan ekosistem pembangun berdepan hakisan secara beransur-ansur.

Kesan lebih luas kepada perniagaan pusat data Nvidia

Kisah Rubin Ultra mempunyai sisi positif dan negatif. Pada hari yang sama, SemiAnalysis mengunjurkan hasil pengkomputeran pusat data Nvidia bagi separuh kedua 2026 boleh berada 20% di atas konsensus Wall Street, terutamanya selepas kekangan bekalan HBM4 semakin reda .

Keadaan ini menghasilkan gambaran “ais dan api”: momentum pendapatan jangka pendek masih kukuh, tetapi pelan produk utama jangka panjang menghadapi masalah pelaksanaan.

Implikasi yang mungkin berlaku termasuk:

• Strategi pembungkusan berubah: Pembatalan reka bentuk empat die menunjukkan penskalaan berbilang die dalam satu pakej CoWoS mungkin masih sukar melepasi dua cip berukuran hampir had retikel dengan teknologi semasa .
• Penskalaan pada peringkat sistem menjadi lebih penting: Nvidia mungkin perlu menggabungkan beberapa pakej pada papan atau rak pelayan, bukannya memaksa semua komponen masuk ke dalam satu pakej tunggal .
• Ruang persaingan untuk AMD dan syarikat awan bertambah: Jika versi teratas Rubin Ultra benar-benar memberikan kira-kira separuh daripada prestasi sasaran asal, cip seperti siri Instinct MI500 AMD dan ASIC syarikat awan boleh memperoleh kedudukan yang lebih baik di segmen berprestasi tinggi .
• Risiko bahagian pasaran bersifat struktur: SemiAnalysis berpendapat bahagian pasaran Nvidia sedang terhakis oleh Trainium, TPU dan penyelesaian lain. Penstrukturan semula Rubin Ultra boleh menangguhkan lonjakan seni bina Nvidia yang seterusnya dan mempercepatkan risiko itu .

Kesimpulan

Laporan 30 Jun 2026 itu menggambarkan Nvidia dalam situasi yang bercampur-campur. Syarikat tersebut masih mempunyai permintaan pusat data yang kukuh dan prospek pendapatan jangka pendek yang positif. Namun, reka bentuk empat die Rubin Ultra menunjukkan bahawa had fizikal pembungkusan kini sama pentingnya dengan reka bentuk transistor dan kuasa pengkomputeran.

Buat masa ini, peralihan kepada dua die kelihatan sebagai kompromi antara prestasi puncak dan kebolehan menghasilkan cip dalam jumlah besar. Persoalan besarnya ialah sama ada pendekatan papan 2+2 hanya penyelesaian sementara, atau bakal menjadi asas kepada strategi penskalaan Nvidia untuk beberapa generasi akan datang.

Jawapannya mungkin bergantung pada CoPoS. Jika teknologi pembungkusan panel TSMC itu berjaya mencapai pengeluaran besar-besaran seperti yang diharapkan, Nvidia mungkin kembali mengejar integrasi berbilang die yang lebih agresif. Jika tidak, perlumbaan cip AI mungkin semakin beralih daripada cip tunggal yang besar kepada sistem yang lebih modular — dan perubahan itu boleh membuka ruang lebih luas untuk AMD, ASIC syarikat awan serta pesaing khusus inferens.