ASML sasar topeng 12 inci bagi membuka jalan High-NA EUV untuk cip AI gergasi

ASML mengumumkan inisiatif industri bersama TSMC untuk mengalihkan litografi High-NA EUV daripada topeng foto 6 inci yang digunakan hari ini kepada format 12 inci. Inisiatif itu juga terbuka kepada pengguna High-NA dan pembekal lain. Matlamatnya ialah mengekalkan keupayaan mencetak corak yang lebih halus, sambil membolehkan penghasilan cip dengan kawasan die yang sangat besar—seperti pemproses AI dan pusat data rekaan Nvidia serta syarikat lain. 13

Mengapa High-NA EUV masih terhad untuk cip paling besar?

Litografi EUV boleh dianggap sebagai proses memindahkan corak litar yang amat halus ke atas wafer silikon menggunakan cahaya ultraungu ekstrem. Sistem EUV semasa menggunakan optik dengan bukaan berangka (NA) 0.33 dan mempunyai medan pendedahan penuh yang sesuai untuk cip besar.

High-NA EUV menaikkan NA kepada 0.55. Ini meningkatkan resolusi dan membolehkan corak litar lebih rapat, tetapi reka bentuk optik anamorfiknya mengecilkan medan boleh cetak dalam satu dimensi apabila topeng 6 inci sedia ada digunakan. Maka, ia menawarkan ciri lebih halus tetapi kawasan cip bagi satu pendedahan menjadi lebih kecil—isu penting untuk die AI atau pusat data yang paling besar. 14

ASML menyatakan platform High-NA, iaitu siri EXE, mampu mencapai dimensi kritikal 8 nm dan disasarkan untuk generasi cip masa depan dengan ciri yang semakin kecil. 145

Peranan topeng foto 12 inci

Peralihan kepada topeng 12 inci direka untuk mengurangkan kekangan saiz medan dan keperluan stitching—iaitu menggabungkan beberapa pendedahan bagi membentuk satu reka bentuk cip besar. Dengan kurang pendedahan yang perlu dicantumkan, pengeluar berpotensi menghasilkan cip besar dengan lebih cekap.

ASML dan TSMC berkata pendekatan itu dijangka meningkatkan produktiviti kilang fabrikasi, mengurangkan kos pembuatan cip dan membolehkan pengeluar memanfaatkan kelebihan High-NA dengan lebih menyeluruh. 13

Siapa yang sudah menggunakan atau menilai teknologi ini?

• Intel berada paling ke hadapan. Selepas percubaan bermula pada 2024, Intel mula menggunakan mesin High-NA untuk sebahagian pengeluaran pemproses Panther Lake pada 2026. 6
• Intel dan SK Hynix dikenal pasti sebagai perancang penggunaan High-NA, manakala Intel dan pembuat cip lain sedang menguji peralatan tersebut. 45
• TSMC ialah rakan peneraju rasmi ASML dalam inisiatif topeng 12 inci. Penggunaan High-NA dijangka bermula dengan topeng 6 inci sedia ada sebelum peralihan kepada format besar. 13
• Samsung mengumumkan peluasan kerjasama High-NA dengan ASML, merancang penggunaannya untuk pembuatan DRAM masa hadapan, serta akan menyertai inisiatif topeng 12 inci. 11

Bukti yang tersedia belum menetapkan tarikh pengeluaran khusus dan muktamad bagi TSMC, Samsung atau SK Hynix, selain penyertaan, penilaian atau rancangan penggunaan yang diumumkan. Dakwaan bahawa ketiga-tiganya akan memulakan pengeluaran pada 2027–2028 tidak disokong kukuh oleh sumber yang diberikan. 41135

Sasaran masa dan peningkatan produktiviti

ASML dan TSMC menyasarkan talian perintis bagi topeng 12 inci pada 2031, diikuti kesediaan penuh sistem litografi untuk pengeluaran nod termaju pada 2033. 13

Laporan yang dibekalkan menyifatkan pendekatan topeng besar ini boleh meningkatkan produktiviti sekitar 40%. Pengumuman rasmi ASML menyokong hala tuju tersebut—produktiviti lebih tinggi dan kos lebih rendah—namun petikan rasmi yang tersedia tidak memberikan angka khusus. 813

Angka itu berbeza daripada peningkatan prestasi mesin EUV generasi semasa ASML. Sistem NXE:3800E, misalnya, mempunyai kadar pemprosesan 220 wafer sejam, iaitu 37% lebih tinggi berbanding NXE:3600D; ini bukan unjuran peningkatan daripada penggunaan topeng besar High-NA. 1