Pada 28 Mei 2026, Jensen Huang menyifatkan Tau Scaling Huawei sebagai pencapaian besar untuk Huawei, tetapi bukan ancaman kepada TSMC. Tau Scaling mengalihkan tumpuan daripada mengecilkan transistor kepada memendekkan masa perambatan isyarat melalui susun atur 3D, penstakan cip dan sambungan lanjutan.
Diterbitkan olehDisunting dengan GPT-5.6 LunaImej dijana dengan GPT Image 1.5
Research answer

Create a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Kenyataan Jensen Huang di Taiwan bernada sederhana, bukannya memperlekehkan Huawei: Tau (τ) Scaling Law ialah satu pencapaian teknologi yang bermakna untuk Huawei, tetapi pada masa ini belum mengancam TSMC. Menurut hujah Huang, Huawei sedang menggunakan strategi integrasi 3D yang menjanjikan untuk menangani cabaran industri yang sudah lama dibangunkan oleh TSMC dan pengeluar cip lain. 6
7
13
Perbezaan ini penting kerana pengumuman Huawei kadangkala ditafsirkan sebagai bukti bahawa syarikat itu sudah mencapai pembuatan cip 2nm, 1nm atau 1.4nm. Bukti yang tersedia menyokong kesimpulan yang lebih terhad: Huawei mencadangkan cara untuk meningkatkan ketumpatan berkesan dan kelajuan isyarat tanpa bergantung sepenuhnya pada pengecilan litografi. Namun, seni bina itu masih perlu membuktikan prestasi, kadar hasil pengeluaran, pengurusan haba dan daya maju ekonominya pada skala besar. 1
3
17
Penskalaan cip tradisional banyak bergantung pada usaha menjadikan transistor semakin kecil. Tau Scaling Law pula mencadangkan agar kemajuan diukur melalui pengurangan kelewatan perambatan isyarat merentasi peranti, litar, cip dan sistem. Simbol huruf Yunani τ merujuk kepada masa yang berkaitan dengan kelewatan tersebut. 2
5
Teknik seni bina yang diperkenalkan bersama prinsip itu dikenali sebagai LogicFolding. Ia menyusun semula litar yang lazimnya dibina dalam susun atur rata dua dimensi kepada struktur menegak yang lebih rapat hubungannya. Matlamatnya adalah untuk meletakkan fungsi logik, analog dan memori lebih dekat antara satu sama lain, sekali gus memendekkan laluan isyarat kritikal dan meningkatkan ketumpatan berkesan tanpa memerlukan proses transistor yang lebih baharu. 1
2
7
Laporan mengenai komen Huang menyifatkan pendekatan ini sebagai penggunaan penstakan chiplet dan ikatan hibrid untuk menambah bilangan transistor dalam sesebuah cip—berpotensi menggandakan, mengtripelkan atau malah menggandakan empat kali ganda jumlah transistor—tanpa mengecilkan lagi lebar garisan semikonduktor. Namun, angka itu ialah keupayaan yang dilaporkan bagi pendekatan tersebut, bukan keputusan yang telah disahkan secara bebas daripada produk komersial. 6
12
Bagi Huawei, daya tarikan pendekatan ini bukan sahaja bersifat teknikal, malah strategik. Seni bina yang mampu mengeluarkan lebih banyak prestasi atau ketumpatan daripada proses pembuatan sedia ada boleh membuka laluan baharu ketika akses kepada sesetengah peralatan pembuatan cip termaju masih terhad. Huawei berkata cip berprestasi tingginya boleh mencapai ketumpatan transistor yang setara dengan proses 1.4nm menjelang 2031. 4
17
Jika sasaran itu tercapai, implikasinya besar. Ia akan menunjukkan bahawa seni bina sistem, sambungan antara cip dan pembungkusan boleh melengkapkan penskalaan transistor apabila pengecilan fizikal menjadi semakin sukar atau tidak mudah diakses.
Namun, istilah “setara 1.4nm” tidak bermaksud Huawei sudah mengeluarkan transistor menggunakan proses 1.4nm sebenar. Sasaran Huawei merujuk kepada kesetaraan ketumpatan transistor. Laporan yang tersedia juga menyatakan syarikat itu belum menyediakan data prestasi bebas untuk membuktikan bahawa cip masa depannya akan menyamai prestasi keseluruhan, kecekapan kuasa, kadar hasil atau kebolehpercayaan proses 1.4nm termaju. 1
3
17
Perbandingan Huang pada asasnya berkisar tentang kematangan teknologi dan keupayaan melaksanakannya. TSMC sudah bertahun-tahun membangunkan penstakan die, integrasi 3D dan pembungkusan termaju sebagai pelengkap kepada penskalaan transistor konvensional. Dalam laporan mengenai kenyataan Huang, beliau berkata TSMC dan Taiwan telah memiliki teknologi berkaitan selama kira-kira sedekad. 7
12
13
Respons TSMC turut membuat perbezaan yang sama. Syarikat itu menggambarkan cadangan Huawei sebagai “penskalaan 3D, bukan sesuatu yang revolusioner”, sambil menegaskan bahawa pembungkusan termaju, penstakan cip dan kaedah integrasi lain semakin penting di samping peningkatan berterusan dalam ketumpatan transistor.
Ini tidak bermakna usaha Huawei tidak penting. Sebaliknya, LogicFolding belum boleh dianggap sebagai pengganti automatik kepada teknologi proses dan ekosistem pembuatan TSMC. TSMC boleh menggabungkan transistor yang lebih kecil dengan pembungkusan termaju, manakala Huawei mengetengahkan integrasi menegak sebagai alternatif yang lebih utama kepada pengecilan geometri berterusan.
Jadi, persoalan persaingan bukanlah sama ada teknologi integrasi 3D wujud. Persoalannya ialah siapa yang mampu mereka bentuk, mengeluarkan, mengikat, menguji, mencapai kadar hasil tinggi dan meningkatkan pengeluaran keseluruhan sistem dengan konsisten serta kos yang berdaya saing.
Reka bentuk bertindan memang boleh memendekkan laluan isyarat, tetapi penambahan lapisan menegak turut mencetuskan masalah kejuruteraan yang rumit. Haba perlu dikeluarkan daripada struktur yang lebih padat, proses ikatan dan pemprosesan selepas pembuatan perlu mencapai kadar hasil yang tinggi, manakala sistem yang terhasil mesti disahkan dan diuji dengan teliti.
Aliran kerja EDA, iaitu perisian automasi reka bentuk elektronik, pengurusan haba, kebolehbaikan dan pengeluaran besar-besaran juga boleh menjadi lebih kompleks apabila lebih banyak fungsi diintegrasikan secara menegak. 1
3
6
Cabaran ini amat penting kerana pencapaian Huawei yang paling hampir masih berupa perancangan. Syarikat itu berkata cip telefon pintar Kirin menggunakan seni bina Tau Scaling yang dipanggil LogicFolding dijadualkan hadir pada musim luruh 2026. Namun, laporan menyatakan produk tersebut masih belum menyediakan keputusan penanda aras bebas atau rekod pengeluaran volum tinggi yang disahkan. 3
17
Ujian paling bermakna ialah sama ada cip Kirin berasaskan LogicFolding benar-benar memberikan kelebihan yang boleh diukur dalam produk sebenar, bukan sekadar melalui unjuran seni bina. Bukti yang wajar dinantikan termasuk penanda aras bebas, penggunaan kuasa, prestasi haba berterusan, kadar hasil pembuatan dan bukti bahawa Huawei mampu menghasilkan reka bentuk itu pada jumlah komersial.
Ujian jangka panjang pula ialah sasaran ketumpatan 1.4nm Huawei menjelang 2031. Jika syarikat itu berjaya mencapai ketumpatan transistor setara 1.4nm, keputusan tersebut perlu dinilai secara berasingan daripada nama nod prosesnya.
Prestasi cip bergantung pada lebih daripada jumlah transistor. Kelewatan sambungan, akses memori, penghantaran kuasa, sistem penyejukan, perisian, kualiti pembungkusan dan konsistensi pengeluaran semuanya memainkan peranan.
Kedudukan Huang boleh dirumuskan begini: Tau Scaling Huawei mungkin menjadi pencapaian domestik yang besar kerana ia menawarkan laluan yang munasabah untuk meningkatkan ketumpatan cip dan kelajuan isyarat, tetapi ia belum menjadi ancaman jangka pendek kepada keupayaan TSMC dalam pembuatan dan pembungkusan cip termaju. 6
13
Kesimpulan yang paling adil bukanlah bahawa Huawei sudah mencapai pembuatan 2nm, 1nm atau 1.4nm. Sebaliknya, Huawei telah mencadangkan strategi seni bina 3D yang berpotensi mengeluarkan lebih banyak prestasi berguna daripada proses pembuatan yang kurang termaju—dan kini perlu membuktikannya melalui keputusan bebas serta pengeluaran besar-besaran yang boleh dipercayai. 1
3
17
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Pada 28 Mei 2026, Jensen Huang menyifatkan Tau Scaling Huawei sebagai pencapaian besar untuk Huawei, tetapi bukan ancaman kepada TSMC.
Pada 28 Mei 2026, Jensen Huang menyifatkan Tau Scaling Huawei sebagai pencapaian besar untuk Huawei, tetapi bukan ancaman kepada TSMC. Tau Scaling mengalihkan tumpuan daripada mengecilkan transistor kepada memendekkan masa perambatan isyarat melalui susun atur 3D, penstakan cip dan sambungan lanjutan.
Cip Kirin berasaskan LogicFolding yang dirancang untuk musim luruh 2026 akan menjadi ujian penting, namun keputusan prestasi bebas dan bukti pengeluaran besar besaran masih belum tersedia.
Pada 28 Mei 2026, Jensen Huang menyifatkan Tau Scaling Huawei sebagai pencapaian besar untuk Huawei, tetapi bukan ancaman kepada TSMC. Tau Scaling mengalihkan tumpuan daripada mengecilkan transistor kepada memendekkan masa perambatan isyarat melalui susun atur 3D, penstakan cip dan sambungan lanjutan.
Diterbitkan olehDisunting dengan GPT-5.6 LunaImej dijana dengan GPT Image 1.5
Research answer

Create a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Kenyataan Jensen Huang di Taiwan bernada sederhana, bukannya memperlekehkan Huawei: Tau (τ) Scaling Law ialah satu pencapaian teknologi yang bermakna untuk Huawei, tetapi pada masa ini belum mengancam TSMC. Menurut hujah Huang, Huawei sedang menggunakan strategi integrasi 3D yang menjanjikan untuk menangani cabaran industri yang sudah lama dibangunkan oleh TSMC dan pengeluar cip lain. 6
7
13
Perbezaan ini penting kerana pengumuman Huawei kadangkala ditafsirkan sebagai bukti bahawa syarikat itu sudah mencapai pembuatan cip 2nm, 1nm atau 1.4nm. Bukti yang tersedia menyokong kesimpulan yang lebih terhad: Huawei mencadangkan cara untuk meningkatkan ketumpatan berkesan dan kelajuan isyarat tanpa bergantung sepenuhnya pada pengecilan litografi. Namun, seni bina itu masih perlu membuktikan prestasi, kadar hasil pengeluaran, pengurusan haba dan daya maju ekonominya pada skala besar. 1
3
17
Penskalaan cip tradisional banyak bergantung pada usaha menjadikan transistor semakin kecil. Tau Scaling Law pula mencadangkan agar kemajuan diukur melalui pengurangan kelewatan perambatan isyarat merentasi peranti, litar, cip dan sistem. Simbol huruf Yunani τ merujuk kepada masa yang berkaitan dengan kelewatan tersebut. 2
5
Teknik seni bina yang diperkenalkan bersama prinsip itu dikenali sebagai LogicFolding. Ia menyusun semula litar yang lazimnya dibina dalam susun atur rata dua dimensi kepada struktur menegak yang lebih rapat hubungannya. Matlamatnya adalah untuk meletakkan fungsi logik, analog dan memori lebih dekat antara satu sama lain, sekali gus memendekkan laluan isyarat kritikal dan meningkatkan ketumpatan berkesan tanpa memerlukan proses transistor yang lebih baharu. 1
2
7
Laporan mengenai komen Huang menyifatkan pendekatan ini sebagai penggunaan penstakan chiplet dan ikatan hibrid untuk menambah bilangan transistor dalam sesebuah cip—berpotensi menggandakan, mengtripelkan atau malah menggandakan empat kali ganda jumlah transistor—tanpa mengecilkan lagi lebar garisan semikonduktor. Namun, angka itu ialah keupayaan yang dilaporkan bagi pendekatan tersebut, bukan keputusan yang telah disahkan secara bebas daripada produk komersial. 6
12
Bagi Huawei, daya tarikan pendekatan ini bukan sahaja bersifat teknikal, malah strategik. Seni bina yang mampu mengeluarkan lebih banyak prestasi atau ketumpatan daripada proses pembuatan sedia ada boleh membuka laluan baharu ketika akses kepada sesetengah peralatan pembuatan cip termaju masih terhad. Huawei berkata cip berprestasi tingginya boleh mencapai ketumpatan transistor yang setara dengan proses 1.4nm menjelang 2031. 4
17
Jika sasaran itu tercapai, implikasinya besar. Ia akan menunjukkan bahawa seni bina sistem, sambungan antara cip dan pembungkusan boleh melengkapkan penskalaan transistor apabila pengecilan fizikal menjadi semakin sukar atau tidak mudah diakses.
Namun, istilah “setara 1.4nm” tidak bermaksud Huawei sudah mengeluarkan transistor menggunakan proses 1.4nm sebenar. Sasaran Huawei merujuk kepada kesetaraan ketumpatan transistor. Laporan yang tersedia juga menyatakan syarikat itu belum menyediakan data prestasi bebas untuk membuktikan bahawa cip masa depannya akan menyamai prestasi keseluruhan, kecekapan kuasa, kadar hasil atau kebolehpercayaan proses 1.4nm termaju. 1
3
17
Perbandingan Huang pada asasnya berkisar tentang kematangan teknologi dan keupayaan melaksanakannya. TSMC sudah bertahun-tahun membangunkan penstakan die, integrasi 3D dan pembungkusan termaju sebagai pelengkap kepada penskalaan transistor konvensional. Dalam laporan mengenai kenyataan Huang, beliau berkata TSMC dan Taiwan telah memiliki teknologi berkaitan selama kira-kira sedekad. 7
12
13
Respons TSMC turut membuat perbezaan yang sama. Syarikat itu menggambarkan cadangan Huawei sebagai “penskalaan 3D, bukan sesuatu yang revolusioner”, sambil menegaskan bahawa pembungkusan termaju, penstakan cip dan kaedah integrasi lain semakin penting di samping peningkatan berterusan dalam ketumpatan transistor.
Ini tidak bermakna usaha Huawei tidak penting. Sebaliknya, LogicFolding belum boleh dianggap sebagai pengganti automatik kepada teknologi proses dan ekosistem pembuatan TSMC. TSMC boleh menggabungkan transistor yang lebih kecil dengan pembungkusan termaju, manakala Huawei mengetengahkan integrasi menegak sebagai alternatif yang lebih utama kepada pengecilan geometri berterusan.
Jadi, persoalan persaingan bukanlah sama ada teknologi integrasi 3D wujud. Persoalannya ialah siapa yang mampu mereka bentuk, mengeluarkan, mengikat, menguji, mencapai kadar hasil tinggi dan meningkatkan pengeluaran keseluruhan sistem dengan konsisten serta kos yang berdaya saing.
Reka bentuk bertindan memang boleh memendekkan laluan isyarat, tetapi penambahan lapisan menegak turut mencetuskan masalah kejuruteraan yang rumit. Haba perlu dikeluarkan daripada struktur yang lebih padat, proses ikatan dan pemprosesan selepas pembuatan perlu mencapai kadar hasil yang tinggi, manakala sistem yang terhasil mesti disahkan dan diuji dengan teliti.
Aliran kerja EDA, iaitu perisian automasi reka bentuk elektronik, pengurusan haba, kebolehbaikan dan pengeluaran besar-besaran juga boleh menjadi lebih kompleks apabila lebih banyak fungsi diintegrasikan secara menegak. 1
3
6
Cabaran ini amat penting kerana pencapaian Huawei yang paling hampir masih berupa perancangan. Syarikat itu berkata cip telefon pintar Kirin menggunakan seni bina Tau Scaling yang dipanggil LogicFolding dijadualkan hadir pada musim luruh 2026. Namun, laporan menyatakan produk tersebut masih belum menyediakan keputusan penanda aras bebas atau rekod pengeluaran volum tinggi yang disahkan. 3
17
Ujian paling bermakna ialah sama ada cip Kirin berasaskan LogicFolding benar-benar memberikan kelebihan yang boleh diukur dalam produk sebenar, bukan sekadar melalui unjuran seni bina. Bukti yang wajar dinantikan termasuk penanda aras bebas, penggunaan kuasa, prestasi haba berterusan, kadar hasil pembuatan dan bukti bahawa Huawei mampu menghasilkan reka bentuk itu pada jumlah komersial.
Ujian jangka panjang pula ialah sasaran ketumpatan 1.4nm Huawei menjelang 2031. Jika syarikat itu berjaya mencapai ketumpatan transistor setara 1.4nm, keputusan tersebut perlu dinilai secara berasingan daripada nama nod prosesnya.
Prestasi cip bergantung pada lebih daripada jumlah transistor. Kelewatan sambungan, akses memori, penghantaran kuasa, sistem penyejukan, perisian, kualiti pembungkusan dan konsistensi pengeluaran semuanya memainkan peranan.
Kedudukan Huang boleh dirumuskan begini: Tau Scaling Huawei mungkin menjadi pencapaian domestik yang besar kerana ia menawarkan laluan yang munasabah untuk meningkatkan ketumpatan cip dan kelajuan isyarat, tetapi ia belum menjadi ancaman jangka pendek kepada keupayaan TSMC dalam pembuatan dan pembungkusan cip termaju. 6
13
Kesimpulan yang paling adil bukanlah bahawa Huawei sudah mencapai pembuatan 2nm, 1nm atau 1.4nm. Sebaliknya, Huawei telah mencadangkan strategi seni bina 3D yang berpotensi mengeluarkan lebih banyak prestasi berguna daripada proses pembuatan yang kurang termaju—dan kini perlu membuktikannya melalui keputusan bebas serta pengeluaran besar-besaran yang boleh dipercayai. 1
3
17
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Pada 28 Mei 2026, Jensen Huang menyifatkan Tau Scaling Huawei sebagai pencapaian besar untuk Huawei, tetapi bukan ancaman kepada TSMC.
Pada 28 Mei 2026, Jensen Huang menyifatkan Tau Scaling Huawei sebagai pencapaian besar untuk Huawei, tetapi bukan ancaman kepada TSMC. Tau Scaling mengalihkan tumpuan daripada mengecilkan transistor kepada memendekkan masa perambatan isyarat melalui susun atur 3D, penstakan cip dan sambungan lanjutan.
Cip Kirin berasaskan LogicFolding yang dirancang untuk musim luruh 2026 akan menjadi ujian penting, namun keputusan prestasi bebas dan bukti pengeluaran besar besaran masih belum tersedia.