Pertaruhan High-NA EUV Intel Menguji Mesin Cip ASML Berharga $400 Juta

Mesin High-NA EUV ASML kini sudah beralih daripada sekadar pencapaian kejuruteraan kepada peralatan yang digunakan dalam pembuatan komersial. Namun, penggunaan pertama oleh Intel tidak bermakna seluruh industri semikonduktor akan bertukar teknologi dalam sekelip mata.

Intel menggunakannya secara terpilih pada Panther Lake, manakala TSMC cuba mendapatkan lebih banyak prestasi daripada peralatan EUV sedia ada sebelum membuat komitmen besar terhadap pengeluaran High-NA.

Perbezaan strategi ini mengubah persoalan persaingan. Isunya bukan lagi sama ada High-NA EUV boleh berfungsi di dalam kilang cip, tetapi sama ada peningkatan keupayaan menghasilkan corak litar dan pengurangan kerumitan prosesnya berbaloi dengan harga, keperluan integrasi serta kos operasi sistem tersebut.

Intel mencatat bukti pertama dalam pengeluaran komersial

Pada Julai 2026, Intel Foundry memulakan pengeluaran volum tinggi bagi sebahagian pemproses Core Ultra Series 3 yang menggunakan nama kod Panther Lake, dengan teknologi EXE High-NA EUV daripada ASML. Produk yang dibuat menggunakan proses yang telah dilayakkan itu sudah dihantar kepada pelanggan, dengan kadar hasil yang setanding platform NXE konvensional.

Namun, tajuk besar itu perlu dilihat dalam konteks. Lapisan tertentu Intel 18A boleh didedahkan menggunakan sama ada High-NA EUV atau platform EUV lama dengan numerical aperture 0.33. Ini bermakna High-NA digunakan sebagai pilihan pengeluaran tambahan pada lapisan kritikal terpilih, bukannya menggantikan EUV ber-NA rendah bagi setiap lapisan cip Panther Lake atau keseluruhan nod 18A.

Pilihan sandaran ini penting dari sudut strategi. Intel memperoleh data pembuatan sebenar—termasuk pendedahan corak, penjajaran lapisan, kadar hasil dan penggunaan mesin—tanpa menjadikan pengeluaran jangka pendeknya bergantung sepenuhnya pada platform yang masih baharu. Pada masa sama, langkah itu memberikan Intel pencapaian yang boleh mengukuhkan semula dakwaan kepimpinan proses ketika syarikat berusaha memulihkan keyakinan terhadap Intel Foundry.

Kelebihan komersial paling besar mungkin datang daripada kelajuan pembelajaran. Intel kini boleh mengenal pasti bahagian proses yang berjaya mengurangkan kerumitan pembentukan corak atau meningkatkan kepadatan dalam keadaan pengeluaran sebenar, bukan hanya berdasarkan keputusan makmal. Sama ada kelebihan ini berkekalan akan bergantung pada jumlah kos setiap wafer dan sejauh mana Intel memperluas teknologi itu kepada nod masa depan.

TSMC memilih untuk mengoptimumkan langkah yang mahal

Strategi TSMC lebih berhati-hati. Syarikat itu pernah menyatakan bahawa High-NA EUV tidak semestinya diperlukan untuk proses A16. Laporan mengenai pelan hala tujunya pula menunjukkan bahawa TSMC bercadang menggunakan EUV ber-NA rendah bagi A16 dan A14 sambil terus menambah baik proses di sekelilingnya.

Logik teknikalnya agak mudah. High-NA menggunakan panjang gelombang EUV yang sama, iaitu 13.5 nanometer, tetapi meningkatkan numerical aperture daripada 0.33 kepada 0.55. Langkah ini boleh memperbaiki resolusi dan mengurangkan keperluan terhadap sesetengah proses pembentukan corak berbilang, tetapi manfaatnya perlu cukup besar untuk mengimbangi kos serta kerumitan memasang dan mengendalikan kelas pengimbas baharu.

Sebagai alternatif, TSMC boleh menggabungkan EUV sedia ada dengan integrasi proses, pembentukan corak berbilang secara terpilih, perubahan reka bentuk dan pembungkusan termaju. Pendekatan ini mungkin kurang menonjol berbanding membeli mesin terbaharu, tetapi boleh menjadi lebih menarik dari segi ekonomi jika pelanggan tetap memperoleh kuasa pemprosesan, prestasi dan kepadatan yang diperlukan tanpa membayar High-NA untuk setiap lapisan kritikal.

Penangguhan TSMC bukan bermaksud syarikat itu menolak teknologi berkenaan. Sebaliknya, ia mengekalkan pilihan untuk menggunakannya kemudian, selepas peralatan tersebut mengumpul lebih banyak data pengeluaran dan ekonominya menjadi lebih jelas. Laporan industri meletakkan penggunaan pengeluaran yang lebih meluas pada penghujung dekad, dengan 2029 disebut sebagai sasaran penggunaan pengeluaran oleh TSMC.

High-NA sudah melepasi ujian kesiapsiagaan—tetapi belum ujian ekonomi

ASML berkata pada Februari 2026 bahawa sistem High-NA mereka telah memproses 500,000 wafer dan mencapai masa operasi kira-kira 80 peratus. Syarikat itu membentangkan pencapaian tersebut sebagai bukti bahawa mesin berkenaan sudah bersedia untuk pembuatan volum tinggi. Namun, ketua pegawai teknologinya menjangka integrasi penuh ke dalam pembuatan mengambil masa dua hingga tiga tahun lagi.

Pada Mei, Ketua Pegawai Eksekutif ASML Christophe Fouquet berkata cip pertama yang dibuat menggunakan sistem itu akan tiba dalam tempoh beberapa bulan. Pengumuman Panther Lake oleh Intel pada Julai kemudian memberikan bukti awal penggunaan High-NA dalam pengeluaran logik, lebih cepat daripada pelaksanaan besar-besaran seluruh industri.

Perbezaan ini penting. Kesiapsiagaan teknikal bermaksud pengimbas itu boleh memenuhi keperluan pembuatan. Kesiapsiagaan komersial pula memerlukan pelanggan membuktikan bahawa manfaatnya mengatasi harga pembelian, kos pemasangan, had kadar pengeluaran, implikasi topeng litografi dan beban integrasi proses.

Dengan harga sehingga kira-kira $400 juta bagi setiap sistem, High-NA ialah keputusan modal yang besar. Pengeluar cip tidak akan menggantikan langkah pendedahan EUV ber-NA rendah yang masih berfungsi hanya kerana mesin baharu menawarkan resolusi lebih tinggi. Perbandingan sebenar ialah kos dan kadar hasil keseluruhan aliran pembentukan corak—bukan harga pelekat sebuah mesin semata-mata.

Apa makna perbezaan Intel–TSMC kepada ASML?

Bagi ASML, penggunaan Intel amat bernilai kerana ia mengurangkan risiko teknologi dan mewujudkan contoh rujukan dalam pengeluaran sebenar. Jika pelaksanaan Intel berjaya, pelanggan lain akan lebih yakin bahawa mesin High-NA boleh menghasilkan kadar hasil yang boleh diterima dalam pembuatan cip logik.

Namun, sikap berhati-hati TSMC bermakna pertumbuhan hasil High-NA berkemungkinan lebih beransur-ansur. TSMC ialah antara pembeli paling penting dalam pembuatan cip secara foundri termaju. Penangguhan penggunaan secara besar-besaran mengehadkan saiz pasaran High-NA dalam tempoh terdekat.

Oleh itu, ASML mungkin melihat permintaan awal yang tertumpu kepada pengguna perintis seperti Intel dan pelanggan yang reka bentuknya paling banyak mendapat manfaat daripada pengurangan atau pemudahan langkah pembentukan corak—bukannya kitaran penggantian peralatan seluruh industri.

Unjuran kewangan ASML yang lebih luas juga menunjukkan mengapa High-NA tidak wajar dianggap sebagai satu-satunya enjin pertumbuhan jangka pendek syarikat. ASML menaikkan unjuran hasil 2026 kepada €43 bilion hingga €45 bilion selepas mencatat jualan suku kedua sebanyak €9.33 bilion, dengan menyebut permintaan kukuh terhadap semikonduktor berkaitan kecerdasan buatan. Syarikat itu turut berkata kapasiti akan diperluas sebanyak 30 peratus pada 2027 dan 2028.

Pada suku kedua, ASML mengiktiraf jualan satu sistem High-NA dalam hasil jualan sistem EUV. Ini menunjukkan bahawa EUV konvensional, DUV, perkhidmatan dan pelaburan kilang yang didorong oleh permintaan AI masih menjadi penyumbang segera yang lebih besar berbanding High-NA sahaja.

Halangan strategik ASML kekal, tetapi masa pelaksanaan sangat penting

ASML masih merupakan pembekal dominan peralatan litografi EUV komersial, sekali gus memberikan syarikat itu kedudukan yang amat kukuh di barisan hadapan industri cip. Namun, kedudukan tersebut tidak menjamin setiap pelanggan akan membeli mesin terbaharu sebaik sahaja ia tersedia.

High-NA mengubah keseimbangan antara perbelanjaan peralatan dengan kerumitan proses. Intel mempertaruhkan penggunaan awal untuk membina kelebihan pembelajaran dan menyokong naratif kebangkitan semula kepimpinan prosesnya. TSMC pula bertaruh bahawa penggunaan EUV sedia ada secara berdisiplin, digabungkan dengan teknik proses dan reka bentuk yang lebih baik, mampu menghasilkan cip kompetitif dengan keperluan modal yang lebih rendah.

Kedua-dua strategi boleh dianggap rasional. Intel mungkin memperoleh kepakaran pembuatan sebagai pengguna awal, manakala TSMC boleh mengelak daripada membayar kapasiti baharu sebelum ekonominya benar-benar berbaloi.

Jika Intel membuktikan bahawa High-NA mengurangkan jumlah kos pembentukan corak pada kadar hasil yang berguna, penangguhan TSMC berpotensi menghasilkan kitaran tempahan susulan yang besar untuk ASML. Tetapi jika EUV ber-NA rendah terus memenuhi sasaran produk pada kos yang lebih berkesan, penggunaan High-NA secara meluas mungkin kekal terhad untuk tempoh lebih lama.

Tiga petunjuk yang perlu diperhatikan

Tiga isyarat berikut akan menentukan sama ada High-NA menjadi titik perubahan seluruh industri:

1. Skop penggunaan Intel: Adakah High-NA akan berkembang melangkaui lapisan Panther Lake terpilih yang mempunyai kelayakan berganda dan menjadi penting kepada nod Intel seterusnya?
2. Kos setiap wafer: Adakah pengurangan kerumitan pembentukan corak mampu mengimbangi kos pembelian dan operasi mesin pada skala pengeluaran?
3. Komitmen TSMC: Bilakah TSMC akan beralih daripada penilaian dan pembelajaran proses kepada pembelian peralatan pengeluaran yang jelas?

Pencapaian Panther Lake membuktikan bahawa High-NA EUV boleh digunakan dalam pembuatan cip logik volum tinggi. Ia masih belum membuktikan bahawa setiap pengeluar cip termaju memerlukannya.

Bagi ASML, kepentingan strategik teknologi ini untuk jangka panjang sudah jelas. Namun, kelajuan hasilnya berkembang akan ditentukan oleh ekonomi kilang dan masa penerimaan pelanggan—bukan oleh harga tajuk mesin yang mencecah $400 juta sahaja.