Apa Itu MoU Rapidus-UKSC dan Bagaimana Ia Melonjakkan Rancangan Cip AI UK?

Berikut adalah perincian MoU Rapidus-UKSC dan bagaimana ia berhubung kait dengan setiap dimensi strategik yang anda tanyakan.

---

Apa Itu MoU Ini?

Pada 14 Jun 2026, semasa lawatan Perdana Menteri Jepun, Sanae Takaichi, ke London untuk berbincang dengan Perdana Menteri UK, Keir Starmer, Rapidus Corporation menandatangani Memorandum Persefahaman (MoU) dengan UK Semiconductor Centre (UKSC) . UKSC ialah sebuah agensi yang ditubuhkan oleh kerajaan UK pada 2025, bertanggungjawab membina dan mengembangkan ekosistem semikonduktor domestik negara itu . Di bawah MoU ini, Rapidus dan UKSC akan berkongsi maklumat, bertukar pandangan, dan meneroka kerjasama masa depan dalam pembuatan semikonduktor termaju, dengan fokus jelas pada teknologi proses 2nm .

Peranannya Dalam Perkongsian Ekonomi UK-Jepun Yang Lebih Luas

MoU ini hanyalah satu komponen daripada perjanjian dua hala yang jauh lebih besar. Pada hari yang sama, Starmer dan Takaichi memeterai perkongsian ekonomi dan teknologi yang meluas, dijangka menjana lebih £18 bilion (AS$24 bilion) dalam pelaburan, meliputi AI, teknologi nuklear, pertahanan, tenaga boleh diperbaharui, dan perkhidmatan kewangan . Perjanjian Rapidus-UKSC ini terletak dalam rangka kerja kerjasama teknologi kerajaan Jepun-UK, seiring dengan deklarasi selari mengenai kerjasama keselamatan ekonomi untuk melindungi bekalan tenaga dan mineral yang stabil .

Hubungan Dengan Pelan Perkakasan AI UK Bernilai £1.1 Bilion

Kerajaan UK menerbitkan Pelan Perkakasan AI pada 8 Jun 2026 — hanya enam hari sebelum MoU ditandatangani — disokong oleh lebih £1.1 bilion pelaburan awam dan swasta yang disasarkan . Matlamat jelas pelan ini termasuk membina syarikat perkakasan AI yang kompetitif global di UK, menarik dan mengekalkan pelaburan antarabangsa, serta memaksimumkan penggunaan semikonduktor AI . MoU Rapidus ini secara langsung memenuhi tonggak pelaburan dan perkongsian antarabangsa pelan tersebut dengan memberi pereka cip UK laluan akses konkrit kepada kapasiti foundri termaju dunia di luar TSMC/Samsung .

Garis Masa Pembuatan 2nm Rapidus

• April 2025 — Barisan pengeluaran perintis (kemudahan IIM-1 di Chitose, Hokkaido) mula beroperasi, dengan lebih 200 peranti pembuatan utama dan 30 jenis alatan dipasang .
• Julai 2025 — Rapidus melancarkan wafer ujian transistor 2nm GAA (gate-all-around) pertamanya, mengesahkan ciri-ciri elektrik yang dijangkakan .
• Ogos 2025 — Selesai tape-out cip ujian 2nm GAA .
• S1 2026 — Mengeluarkan Kit Reka Bentuk Proses (PDK) 2nm pertama kepada pelanggan akses awal .
• Separuh Kedua 2027 — Sasaran pengeluaran besar-besaran .
• 2029 — Rapidus sudah merancang kilang Hokkaido kedua yang menyasarkan pengeluaran 1.4nm .

Strategi Pelanggan Antarabangsa Rapidus

Rapidus telah menjalankan strategi pemerolehan pelanggan pelbagai benua yang disengajakan:

• IBM — Kerjasama strategik sejak Disember 2022; IBM menyediakan kepakaran pembuatan kelas 2nm dan melesenkan teknologi 2nm-nya kepada Rapidus. IBM sedang merancang pejabat baru di Chitose untuk menyokong kilang tersebut .
• Tenstorrent (Kanada/AS) — Calon pelanggan awal utama dan rakan reka bentuk .
• Cadence (AS) — Kerjasama dalam aliran reka bentuk rujukan dipacu AI dan portfolio IP untuk proses 2nm GAA .
• Anak syarikat di Silicon Valley — Rapidus membuka anak syarikat di Silicon Valley untuk mendekati pelanggan fabless AS .
• Perkongsian Eropah — Secara berasingan daripada MoU UK, Rapidus juga mengumumkan rancangan kerjasama R&D dengan institusi Itali semasa lawatan Takaichi ke Eropah .
• Profil pelanggan sasaran — Rapidus dikenal pasti terutamanya menyasarkan firma semikonduktor fabless AS, dengan IBM dan Tenstorrent mendahului .

Matlamat UK Menghubungkan Pereka Cip Tempatan ke Kapasiti Foundri CMOS Termaju

UK mempunyai sektor reka bentuk cip yang kukuh tetapi tidak mempunyai kapasiti pembuatan termaju domestik — tiada kilang UK yang boleh menghasilkan cip sub-7nm. UKSC menyifatkan ini sebagai jurang kritikal. MoU dengan Rapidus adalah mekanisme utama UK untuk merapatkan jurang "reka-ke-kilang": Pemula cip AI dan pereka fabless yang berpangkalan di UK akan mendapat laluan untuk mengeluarkan reka bentuk mereka pada proses CMOS 2nm Rapidus yang akan datang di Hokkaido . Ini selari secara langsung dengan objektif Pelan Perkakasan AI untuk "memaksimumkan penggunaan semikonduktor AI" dengan memastikan cip rekaan UK benar-benar boleh difabrikasi .