Revolusi Cip AI: Rekod Baharu TSMC, Amaran Tegas CEO, dan Masa Depan Teknologi CoPoS

Untuk lima bulan pertama 2026, hasil terkumpul mencecah NT$1,961.80 bilion, iaitu kira-kira AS$62 bilion, lompatan 30.0% berbanding tempoh yang sama pada 2025 . Penganalisis sebelum ini meramalkan peningkatan 35% dalam jualan suku kedua, dan hasil gabungan TSMC untuk April dan Mei sudah pun menunjukkan pertumbuhan sekitar 24%, menyediakan pentas untuk satu lagi suku rekod .

Keputusan ini menegaskan bahawa perlumbaan global untuk membina infrastruktur AI dalam kalangan syarikat kekal sebagai pemacu pertumbuhan yang ampuh dan berterusan untuk pembuat cip kontrak terbesar dunia ini .

Amaran Tegas CEO: ‘Kami Hanya Mampu Hasilkan Setakat Ini’

Pada mesyuarat pemegang saham tahunan syarikat di Hsinchu pada 4 Jun 2026, Pengerusi dan CEO, C.C. Wei, menyampaikan ramalan yang menyedarkan di sebalik keputusan kewangan yang cemerlang itu. Beliau memberi amaran bahawa bekalan cip global TSMC tidak akan mampu memenuhi permintaan yang didorong oleh AI untuk "jangka masa yang sangat panjang," dan kapasiti pengeluaran, bukan sekadar tempahan wafer, adalah kesesakan asasnya .

"Kami bekerja keras, tetapi permintaan sangat tinggi dan kami hanya mampu menghasilkan setakat ini," kata Wei kepada para pemegang saham, sambil mengesahkan bahawa kapasiti nod termaju secara efektifnya telah habis dijual dan permintaan kini berjalan kira-kira 25% hingga 30% melebihi apa yang TSMC mampu hasilkan sekarang . Kekurangan struktur ini dijangka berterusan walaupun lebih banyak kapasiti pembuatan mula beroperasi di Amerika Syarikat dalam beberapa tahun akan datang .

Strategi Harga: Disiplin, Bukan Ketamakan

Wei membuat garis pemisah yang jelas antara pendekatan TSMC dengan lonjakan harga agresif yang sering berlaku dalam industri cip memori. Beliau secara jelas menolak untuk mengenakan kenaikan harga yang mendadak dan tidak menentu yang serupa, dengan menyatakan keputusan ini sebagai satu komitmen kepada hubungan pelanggan jangka panjang .

"Itu tidak mampan. Kami fokus untuk membina kepercayaan untuk jangka panjang," kata Wei, membezakan model TSMC daripada penetapan harga ala pasaran spot .

Namun, ini tidak bermakna harga adalah statik. Apabila ditanya secara langsung sama ada beliau mahu menaikkan harga, Wei menjawab, "Saya ingin melakukannya... kami tetap perlu menjana keuntungan," menunjukkan bahawa pelarasan harga secara beransur-ansur adalah sesuatu yang dipertimbangkan . Laporan mencadangkan TSMC merancang kenaikan harga sebanyak 5–10% untuk nod proses termajunya pada 2026, didorong oleh tekanan inflasi ke atas bahan, peralatan, dan kos pembuatan .

Kesimpulannya: Harga TSMC akan meningkat secara stabil dan boleh dijangka, bukan secara mendadak—satu isyarat kritikal untuk keseluruhan rantaian bekalan elektronik.

Lompatan Besar Seterusnya: Mengupas Teknologi Pembungkusan CoPoS

Di sebalik masalah kapasiti yang mendesak, TSMC sedang menyediakan satu anjakan asas dalam cara cip AI yang paling berkuasa dipasang. Teknologi pembungkusan canggih generasi baharunya, yang dipanggil CoPoS (Chip-on-Panel-on-Substrate), berada di landasan pantas untuk pengeluaran besar-besaran pada separuh kedua 2028, menurut sumber penganalisis terkenal Ming-Chi Kuo dan pelbagai laporan industri .

Apakah Itu CoPoS?

CoPoS adalah penyelesaian fan-out panel-level packaging (FOPLP) yang mewakili lencongan radikal daripada wafer silikon bulat 300mm tradisional yang telah menjadi piawaian industri selama beberapa dekad. Sebaliknya, ia menggunakan panel segi empat yang besar—biasanya 310mm × 310mm untuk fasa semasa—untuk memasang cip .

Arkitektur teknikalnya melibatkan substrat teras kaca dengan lapisan binaan ABF (Ajinomoto Build-up Film) di kedua-dua sisi. Cip itu sendiri diletakkan di permukaan lapisan ini, dan sambungan antara sambungannya dikendalikan oleh Lapisan Taburan Semula (RDL) pada sisi cip dan lapisan ABF itu sendiri . Reka bentuk ini membolehkan pakej yang sangat besar dan kompleks yang mustahil secara fizikal dengan teknologi CoWoS (Chip on Wafer on Substrate) semasa.

Kenapa Ia Penting untuk AI

Peralihan dari wafer bulat ke panel segi empat menyelesaikan kesesakan pembuatan yang kritikal untuk pemecut AI generasi akan datang. Wafer bulat 300mm mempunyai kadar penggunaan ruang kira-kira 57%. Panel segi empat sama 310mm × 310mm meningkatkan penggunaan ruang melebihi 87%, menghasilkan ruang yang boleh digunakan lebih daripada lima kali ganda .

Ini memberi impak dramatik pada output. Untuk cip besar seperti GPU kelas B200 Nvidia, satu substrat CoWoS standard mungkin menghasilkan sekitar 4 unit. Ruang yang sama pada panel CoPoS boleh menghasilkan antara 9 hingga 16 unit, secara dramatik menambah baik ekonomi pembuatan .

CoPoS direka secara eksplisit untuk pakej terlampau besar yang melebihi 9.5 kali ganda saiz retikel (photomask) standard—sistem heterogen yang sangat besar sehingga tidak boleh dibina dengan peralatan hari ini . Inilah jenis cip yang diperlukan untuk model AI dekad akan datang.

Sasaran: GPU AI ‘Feynman’ Nvidia

Pelbagai laporan, termasuk daripada Ming-Chi Kuo, menunjuk kepada arkitektur GPU AI generasi baharu Nvidia, Feynman, sebagai produk sulung yang mungkin menggunakan CoPoS . Walaupun khabar angin awal secara ringkas menyebut tentang cip generasi baharu Intel, konsensus semasa dengan kukuh mengenal pasti Nvidia sebagai pelanggan utama .

Nvidia dijangka akan menggandingkan arkitektur Feynman dengan nod proses A16 termaju TSMC, yang dijadualkan memulakan pengeluaran besar-besaran pada separuh kedua 2026, untuk pelancaran cip yang disasarkan pada 2028 . Dengan mendapatkan akses awal kepada kedua-dua proses A16 dan pembungkusan baharu CoPoS, Nvidia sedang mengukuhkan parit persaingan (competitive moat) selama bertahun-tahun dalam perkakasan AI .

Garis Masa Pengeluaran Global

Garis masa pembangunan sudah pun berjalan, dengan usaha selari di Taiwan dan Amerika Syarikat:

• Barisan Perintis (Taiwan): Barisan perintis CoPoS TSMC sedang ditubuhkan di kemudahan Longtan, dikendalikan oleh anak syarikat VisEra. Penghantaran alat kepada pasukan R&D bermula pada Februari 2026, dan barisan perintis penuh dijadualkan siap menjelang Jun 2026 . Pengeluaran percubaan dijangka pada akhir 2026 hingga awal 2027, diikuti oleh pengesahan proses pada 2028 .
• Pengeluaran Pukal (Taiwan): Pengeluaran besar-besaran di kemudahan baharu Chiayi TSMC dijadualkan meningkat antara separuh kedua 2028 dan 2029 .
• Perkembangan di AS: TSMC merancang sebuah kemudahan pembungkusan CoPoS khusus di Arizona, dengan pra-pengeluaran disasarkan pada akhir 2027 dan pengeluaran pukal pada 2029. Ini menandakan anjakan strategik untuk mendapatkan keseluruhan timbunan pengkomputeran AI di bumi Amerika Syarikat .

Kepentingan Strategik

CoPoS bukan sekadar langkah penjimatan kos; ia adalah senjata strategik pertahanan dan serangan. Ia melanjutkan kepimpinan dominan TSMC dalam pembungkusan termaju, dengan Kuo menganggarkan kelebihan kompetitif ini akan kekal kelihatan sehingga sekitar 2032 . Bagi industri AI, ia akan membuka kunci kelas pemecut baharu yang lebih besar secara fizikal dan lebih berkuasa, melangkaui had teknologi semasa, memastikan Hukum Moore terus hidup dalam era model AI yang besar-besaran.