Perbandingan model AMD menormalkan semua platform kepada rak pelayan dwi-soket (2P) 100 kW. Ia menggabungkan enam beban kerja yang penting kepada AI ejen—prestasi integer SPECrate 2017, Java sisi pelayan, penyajian web NGINX, Redis, Memcached, dan pangkalan data hubungan—ke dalam skor daya pemprosesan min geometri, dengan Vera sebagai garis dasar .
Perincian peringkat beban kerja untuk cip Venice yang akan datang berbanding Vera adalah sangat agresif, dengan unjuran bermula daripada peningkatan 2.40x dalam prestasi integer kepada kelebihan 4.05x dalam transaksi pangkalan data hubungan (TPROC-C) .
Perselisihan ini berpunca daripada pengiraan fizik dan kecekapan asas. Model AMD menganggarkan bahawa cipnya mempunyai kuasa nod 2P ternormal yang lebih rendah berbanding Vera. Apabila setiap rak dihadkan pada 100 kW, penggunaan kuasa yang lebih rendah per nod bermakna anda boleh memasang lebih banyak pelayan secara fizikal. Analisis AMD menunjukkan bahawa walaupun rak Vera mempunyai kiraan nod ternormal sebanyak 1.00x, rak EPYC 9965 boleh memuatkan 1.86x teras ternormal, dan rak Venice boleh memuatkan 2.08x .
Daya pemprosesan peringkat rak kemudiannya dikira sebagai hasil darab prestasi per nod dan bilangan nod per rak. Walaupun Vera mungkin lebih pantas sedikit berdasarkan setiap teras—satu perkara yang telah disokong oleh penanda aras bebas awal untuk beberapa tugas —hujah AMD adalah bahawa adalah mustahil secara matematik untuk mengatasi kelebihan kiraan teras yang besar yang dibolehkan oleh reka bentuknya yang lebih cekap kuasa dalam rak yang dikekang kuasa
.
Walau bagaimanapun, AMD membuat tuntutan mengenai prestasi per teras itu sendiri. Kertas metodologinya menganggarkan bahawa CPU 64-teras Venice akan memberikan prestasi SPECrate per teras 27% lebih tinggi daripada pemproses 88-teras Vera, malah cip 96-teras Venice akan mengekalkan kelebihan 11% per teras .
Ini adalah perang pembingkaian penanda aras klasik, di mana setiap syarikat memilih ukuran yang paling sesuai dengan falsafah reka bentuknya .
Walaupun angka utama AMD menarik perhatian, ia memerlukan konteks yang mencukupi.
Garis masa pengeluaran menambah satu lagi lapisan kepada dinamik persaingan.
Memandangkan kedua-dua cip menghampiri ketersediaan umum, perdebatan akhirnya akan beralih daripada slaid pembentangan vendor kepada ujian pusat data pihak ketiga. Sehingga itu, kesimpulan yang paling berguna mungkin bukan mengenai CPU mana yang lebih pantas, tetapi mengenai memastikan penilaian infrastruktur anda selaras dengan beban kerja khusus yang ingin anda jalankan.
Comments
0 comments