Hampir 10 projek pembungkusan cip termaju diumumkan di China antara Mei hingga Julai 2026, dengan pelaburan didedahkan menghampiri RMB40 bilion — bukan RMB400 bilion.[4][10] Projek utama ialah kemudahan JCET bernilai RMB7.8 bilion di Lingang, Shanghai; fasa pertama dijangka mula beroperasi pada separuh kedua 2028.[4...
Research answer

Create a landscape editorial hero image for this Studio Global article: How is China’s advanced packaging industry expanding between May and July 2026 through nearly 10 projects totaling about 400 billion yuan—in. Article summary: China’s May–July 2026 advanced-packaging wave is substantial, but the reported aggregate is approximately RMB 40 billion—not RMB 400 billion. The projects signal a move beyond commodity assembly/test toward technically d. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Angka RMB400 bilion yang muncul dalam sebahagian laporan nampaknya tidak sepadan dengan kiraan pelaburan yang lebih kukuh. Bagi tempoh Mei hingga Julai 2026, hampir 10 projek pembungkusan cip termaju diumumkan di China dengan jumlah pelaburan yang didedahkan menghampiri RMB40 bilion, menurut TrendForce; angka yang sama turut diulangi dalam liputan kemudian.4
10
12
Perbezaannya besar — sepuluh kali ganda. Maka, RMB40 bilion ialah angka yang lebih munasabah untuk digunakan selagi belum ada pengiraan projek demi projek yang menyokong angka RMB400 bilion.
Pembungkusan cip bukan lagi sekadar langkah akhir untuk melindungi cip dan menyambungkannya ke papan litar. Dalam sistem AI dan pengkomputeran berprestasi tinggi (HPC), pakej cip perlu menghimpunkan pemproses, memori, input/output serta pemecut dalam susun atur yang padat, pantas dan cekap kuasa.
Sebab itu, projek yang dilaporkan memberi tumpuan kepada lapisan pengagihan semula berketumpatan tinggi (RDL), bumping berpic halus, integrasi chiplet, pembungkusan fan-out, flip-chip termaju, serta pendekatan 2.5D dan 3D.5
13 Teknologi ini membolehkan beberapa komponen disambungkan dengan lebih rapat berbanding pembungkusan konvensional.
Bagi beban kerja AI dan HPC, cabarannya bukan hanya menghasilkan satu cip pemproses yang lebih laju. Ia turut melibatkan lebar jalur memori, ketumpatan sambungan antara cip, bekalan kuasa dan pengurusan haba. Justeru, gelombang pelaburan ini mencerminkan usaha untuk bergerak daripada pemasangan dan ujian cip kontrak biasa — atau OSAT — kepada integrasi heterogen yang lebih bernilai tinggi.4
5
JCET mengumumkan pada 24 Jun pelaburan RMB7.8 bilion bagi membina kemudahan pembungkusan dan ujian cip termaju di kawasan Lingang, Shanghai. Projek itu akan dilaksanakan dalam dua fasa, dengan Fasa I disasarkan mula beroperasi pada separuh kedua 2028.4
7
Kemudahan tersebut dirancang untuk memenuhi permintaan daripada aplikasi AI, HPC dan rangkaian.7 Saiz pelaburannya menunjukkan bahawa pembungkusan termaju semakin dianggap sebagai infrastruktur pembuatan khusus berskala besar, bukan lagi penambahan kecil pada barisan pemasangan sedia ada.
AI ialah pemacu paling jelas bagi pelaburan ini. JCET sendiri mengaitkan kapasiti baharunya di Shanghai dengan permintaan AI, HPC dan rangkaian.7 Inisiatif lain yang dilaporkan pula merangkumi pembungkusan serta ujian memori termaju, termasuk keupayaan berkaitan storan dan memori untuk sistem AI.
1
5
Pada masa yang sama, gelombang projek ini turut meliputi pembungkusan semikonduktor automotif.5
13 Ini penting kerana sektor automotif dan industri memerlukan pakej khusus yang bukan sahaja padat, malah perlu memenuhi keperluan kebolehpercayaan, haba dan jangka hayat produk. Ertinya, pengembangan ini tidak bergantung sepenuhnya pada pusat data AI, walaupun AI menjadi naratif pelaburan paling dominan ketika ini.
Pilihan JCET terhadap Lingang di Shanghai meletakkan projek besar itu dalam kawasan pembangunan semikonduktor yang telah sedia kukuh.4
7 Liputan sektor yang lebih meluas menunjukkan kapasiti pembungkusan sedang dibangunkan berdekatan ekosistem pembuatan semikonduktor dan automotif.
4
5
Pengelompokan sebegini berpotensi memudahkan kerjasama antara pengeluaran wafer, pembungkusan, ujian dan pelanggan akhir. Ia juga menggambarkan perubahan peranan pembungkusan termaju: daripada perkhidmatan bahagian belakang rantaian bekalan kepada keupayaan pembangunan bersama yang penting dalam ekosistem cip.
Kesimpulan paling jelas ialah China sedang berusaha menangkap nilai lebih besar dalam proses bahagian belakang pembuatan semikonduktor melalui kapasiti integrasi pada aras pakej. Projek terbesar yang diumumkan memfokuskan AI/HPC, aplikasi berkaitan memori dan penggunaan automotif khusus — dengan teknologi yang berbeza secara ketara daripada pemasangan serta ujian konvensional.4
5
7
Namun, pengumuman kapasiti tidak sama dengan bukti kepimpinan teknologi pada peringkat paling maju. Membina kilang dan menyenaraikan kategori proses canggih belum membuktikan prestasi, hasil pengeluaran (yield), kelayakan pelanggan atau kesetaraan dengan platform pembungkusan 2.5D/3D global yang paling terkehadapan. Buat masa ini, pengumuman tersebut menunjukkan hasrat strategik dan pembinaan kapasiti yang besar; pelaksanaannya akan menentukan sejauh mana daya saing sebenar dapat dicapai.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
Hampir 10 projek pembungkusan cip termaju diumumkan di China antara Mei hingga Julai 2026, dengan pelaburan didedahkan menghampiri RMB40 bilion — bukan RMB400 bilion.[4][10]
Hampir 10 projek pembungkusan cip termaju diumumkan di China antara Mei hingga Julai 2026, dengan pelaburan didedahkan menghampiri RMB40 bilion — bukan RMB400 bilion.[4][10] Projek utama ialah kemudahan JCET bernilai RMB7.8 bilion di Lingang, Shanghai; fasa pertama dijangka mula beroperasi pada separuh kedua 2028.[4][7]
Pelaburan ini menunjukkan peralihan daripada pemasangan dan ujian cip konvensional kepada integrasi pada aras pakej, termasuk chiplet, sambungan halus serta pendekatan 2.5D dan 3D.[4][5]