인텔, 차세대 반도체 패키징 'EMIB-T' 공개… AI 칩 크기와 전력 공급의 패러다임을 바꾸다

검증된 패키지 구성 및 로드맵

인텔은 현재 양산 단계부터 미래 목표까지 명확한 로드맵을 제시했습니다 :

• 현재 양산 중: 리오란초, 뉴멕시코 공장에서 8× 레티클 크기 패키지 출하 중.
• 2026년 ECTC 검증 완료: 36/35 µm 피치의 2× 레티클 패키지 및 EMIB-T 기술 검증 .
• 2026년 양산 돌입: EMIB-T가 올해 팹 생산에 진입 .
• 2028년 로드맵: 12× 레티클 이상 (단일 패키지 10,000mm² 초과) .
• 미래 목표: 초대규모 AI 칩을 위한 최대 24× 레티클 패키지 .

또한 인텔은 NEPCON Japan 2026에서 10-2-10 두꺼운 코어 유리 기판을 시연하며, 리오란초 공장에서 AI 칩 패키징용 유리 기판을 세계 최초로 양산하겠다는 목표를 밝혔습니다 .

15~25kW 패키지를 위한 전력, 냉각 및 에너지 저장 기술

초대형 패키지는 전력 공급, 열 추출, 과도 전력 평활화 등 전례 없는 도전 과제를 제시합니다. 인텔은 15~25킬로와트에서 작동하는 패키지를 지원하기 위해 다각적인 인프라 전략을 개발 중입니다 :

• EMIB-T TSV를 통한 전력 공급: EMIB-T의 TSV는 브리지 인터커넥트를 통해 훨씬 더 높은 전류를 직접 공급할 수 있게 하여 HBM4/4e급 메모리 전력 요구 사항을 지원합니다 .
• 분산형 방열: 인텔은 기존의 단일 지점 열 솔루션을 넘어서는 초대형 패키지용 분산형 방열 아키텍처를 시연했습니다 .
• 미세유체 냉각: 2026년 ECTC에서 인텔은 멀티킬로와트 칩의 극한 열 밀도를 처리하기 위해 패키지 기판에 직접 통합된 미세유체 냉각 기술을 발표했습니다 .
• 온-패키지 에너지 저장: 인텔은 15~25kW 패키지 영역의 과도 전력 공급을 안정화하기 위해 커패시터가 집적된 기판 기술을 공개했습니다 .

이러한 기술들은 함께 작동하여 단일 패키지가 이전에는 전체 서버 랙에서만 소비되던 수준의 전력을 끌어오고 분산시킬 수 있도록 설계되었습니다.

외부 파트너: 생태계 확장

인텔은 EMIB-T 및 유리 기판 패키징을 더 넓은 시장에 도입하기 위해 광범위한 생태계를 구축하고 있습니다.

Tessolve (EMIB 기반 설계 지원)

2026년 7월 27~28일, Tessolve는 인텔 파운드리와 협력하여 EMIB 기술을 사용한 패키지 설계를 지원한다고 발표했습니다 . Tessolve는 이제 이종 멀티 칩렛 EMIB 설계에 대해 인텔 파운드리 고객을 지원할 수 있게 되었으며, 종합적인 반도체 설계 및 패키징 서비스를 제공합니다. 이를 통해 더 많은 칩 설계 회사가 내부 전문 지식을 구축하지 않고도 인텔의 첨단 패키징을 채택할 수 있습니다.

Lens Technology (유리 기판 패키징)

2026년 7월 24일, 인텔은 중국 정밀 유리 제조업체인 Lens Technology와 유리 기판용 TGV(유리 관통 전극, Through-Glass Via) 첨단 패키징을 공동으로 탐색하기 위한 양해각서(MOU)를 체결했습니다 . Lens Technology는 이 협력을 위해 전용 30,000m² 규모의 유리 기판 시설을 건설 중입니다 . 현재 이 협력은 구속력이 없으며 공정 개발 및 검증에 초점을 맞추고 있으며, 아직 확정된 생산 계약은 아닙니다 .

EDA 공급업체

인텔은 또한 Cadence, Synopsys, Siemens EDA 등 3대 EDA 업체 모두가 EMIB-T 설계 워크플로우를 개발하는 칩렛 얼라이언스 프로그램(Chiplet Alliance Program)에 참여하고 있습니다 .

경쟁 구도: TSMC, 삼성, AMD와의 비교

인텔의 패키징 기술 개발은 첨단 패키징 분야의 선두주자들에 대한 직접적인 도전장입니다.

• TSMC는 여전히 물량 면에서 선두를 달리고 있습니다. TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 플랫폼은 NVIDIA 및 AMD AI 가속기의 주요 패키징 솔루션입니다. TSMC는 2025년 ECTC에서 3,300mm² 인터포저에서 2.6kW+ TDP(열 설계 전력)로 0.055°C/W의 열 저항을 달성하는 CoWoS 직접 실리콘 액체 냉각 기술을 시연했습니다 . TSMC는 또한 유리 코어 기판 개발을 발표했지만, 생산 시점은 "이번 10년 후반"으로 목표하고 있어 인텔의 2026년 유리 기판 추진에 뒤쳐져 있습니다 . 2026년 4월 CNBC는 NVIDIA가 CoWoS 용량을 확보하고 인텔을 2차 패키징 공급업체로 검토하고 있다고 보도했으며, 이는 TSMC가 공급에 제약을 받고 있음을 시사합니다 .

• 삼성은 I-Cube(2.5D) 및 X-Cube(3D) 패키징을 제공합니다. 삼성은 3D 적층을 위한 HCB(하이브리드 구리 본딩)에 공격적으로 투자하고 있으며 자체 유리 기판 프로그램도 보유하고 있지만, 4~6×를 넘는 레티클 규모 패키지에 대한 세부 정보는 덜 공개했습니다.

• AMD는 주로 MI300/MI400 시리즈 AI 가속기에 TSMC CoWoS를 사용하고 자체 인피니티 아키텍처(Infinity Architecture) 를 칩렛 인터커넥트에 사용합니다. AMD는 자체 패키징 팹을 운영하지 않으므로 고객일 뿐 직접적인 패키징 기술 경쟁자는 아닙니다.

주요 비교: 인텔 vs. TSMC

인텔의 차별점은 패키지 크기 리더십과 설계-제조-패키징의 수직 통합(단일 조직 내)입니다. TSMC의 강점은 검증된 대량 생산 능력, 방대한 고객 생태계, 그리고 현재 mm²당 우수한 열 성능입니다. 인텔은 AI 산업이 CoWoS로는 효율적으로 제공할 수 없는 훨씬 더 큰 패키지를 필요로 할 것이며, 리오란초 공장이 경쟁사들이 규모를 확장하기 전에 이를 제공할 수 있을 것이라고 확신합니다.