코포스의 상용화 시점은 반도체 업계에서 가장 뜨거운 난제다.
먼저, 파일럿 라인은 계획대로 순항 중이다. 대만 공급망 소식통에 따르면, 연구개발팀을 위한 장비 반입이 2026년 2월 시작되었고, 6월 TSMC의 자회사인 비에라(VISera)의 룽탄(Longtan) 공장에 구축된 파일럿 라인이 예정대로 완공되었다 . 6월 4일 TSMC 주주총회에서 C.C. 웨이 회장 겸 CEO는 “파일럿 라인이 순조롭게 가동 중이며, 핵심 자재와 소모품을 확보하고 종합적인 장비·공정 검증을 진행 중”이라고 공식 확인했다
.
문제는 대량 양산 시점이다. 가장 널리 퍼진 시나리오는 2028년 말에서 2029년 상반기로, 대만 자이(Chiayi)에 위치한 TSMC의 AP7 공장을 중심으로 이뤄질 전망이다 .
그러나 이와 정면으로 배치되는 전망도 만만치 않다. 2026년 4월, 대만 IT 전문 매체 디지타임즈(DigiTimes)의 보도를 인용한 외신은 코포스의 양산이 2030년 4분기로 2년가량 밀렸다고 전했다 . 연기 이유로는 패널 레벨로 확장할 때 발생하는 ‘균일도(Uniformity)’와 ‘뒤틀림(Warpage)’ 문제가 예상보다 훨씬 해결하기 까다롭다는 점이 지목됐다
.
TSMC는 코포스를 단순한 기술 개발로만 보지 않는다. 이 기술을 중심으로 완전히 새로운 소재, 부품, 장비 공급망을 구축하고 있다. 이미 2026년 초, 대만의 반도체 후공정 ‘국가대표팀’에 두 개의 신규 기업이 합류하며 코포스 생태계를 향한 발걸음이 빨라지고 있음을 보여줬다 .
패널 레벨 패키징(PLP) 분야의 현재 선두 주자는 단연 삼성전자다. 삼성은 이미 수년 전부터 모바일 프로세서나 전력 관리 반도체(PMIC) 등에 이 기술을 상용화해왔으며, 최근에는 테슬라 같은 고객사를 겨냥한 초대형 패널 기반의 시스템 온 패널(SoP) 기술 개발에 박차를 가하고 있다 . 삼성의 팬아웃 패널 레벨 패키지(FOPLP)는 기존 플립칩 대비 최대 40% 더 작은 폼팩터와 15% 향상된 열 성능을 제공하며 시장 우위를 점하고 있다
.
TSMC는 후발 주자다. 2024년에야 본격적인 개발에 착수했다는 평가가 지배적이다 . 하지만 코포스는 단순한 추격이 아닌, 정면 승부다. TSMC의 전략은 ‘선택과 집중’이다. 삼성이 모바일과 범용 칩을 공략하는 동안, TSMC는 코포스라는 무기를 오로지 데이터센터 시대를 지배할 거대 AI 프로세서 하나만을 겨냥해 정교하게 벼리고 있다
. 만약 TSMC가 2028~2029년이라는 양산 시계에 성공한다면, ‘퍼스트 무버’인 삼성의 리드조차 위협할 수 있다는 분석이다.
이 거대한 패권 다툼 뒤에는 AI가 이끄는 천문학적인 시장이 자리 잡고 있다.
증설 러시에도 불구하고, 2.5D·3D 패키징 공급 부족은 당분간 계속될 전망이다. 시그마인텔은 이 수급 불균형이 적어도 2027년 하반기까지 지속될 것으로 분석한다 . 코포스는 이 병목 현상을 근본적으로 해소할 TSMC의 장기적 해법이자, 낡은 웨이퍼 기반 생산성의 한계를 뛰어넘기 위한 승부수다.