미디어텍, 차세대 AI 칩에 TSMC 대신 인텔 EMIB-T를 선택한 이유

이번 계약이 특히 중요한 이유는, 인텔 파운드리가 오랫동안 약점으로 지적받아 온 대형 외부 고객사 수주 성공 사례 부족 문제를 해결해 주기 때문입니다. 미디어텍의 탑승으로 EMIB‑T는 기술적 호기심에서 신뢰할 수 있는 상업적 제품으로 탈바꿈했으며, 이는 다른 대형 클라우드 기업과 칩 설계사들에게 TSMC의 공급이 부족한 CoWoS에 대한 의존도를 낮추고 공급망을 다변화할 수 있다는 자신감을 심어줍니다 .

EMIB‑T vs. CoWoS: 기술적 갈림길

인텔의 EMIB‑T와 TSMC의 CoWoS 중 어떤 것을 선택할지는 비용, 확장성, 그리고 전력 공급에 직접적인 영향을 미치는 근본적인 아키텍처 결정입니다. 핵심적인 차이는 여러 개의 연산 다이(compute die)와 고대역폭 메모리(HBM) 스택을 어떻게 연결하느냐에 달려 있습니다.

TSMC의 CoWoS(Chip‑on‑Wafer‑on‑Substrate) 는 모든 칩을 올려놓는 기초 공사장처럼 크고 넓은 수동형 실리콘 인터포저(interposer)를 사용합니다. 이 전체 크기의 인터포저는 수천 개의 수직 연결 통로(TSV)를 가진 초고밀도 데이터 고속도로 역할을 하여 극도로 높은 대역폭을 제공하지만, 그 비용 또한 매우 비쌉니다 . 이 인터포저의 크기는 리소그래피(회로 새김) 레티클 한계에 묶여 있어 최대 패키지 크기가 제한될 수밖에 없고, 복잡도가 증가할수록 수율(완성품 비율)에 부정적인 영향을 줄 수 있습니다 .

인텔의 EMIB‑T(Embedded Multi‑die Interconnect Bridge with Through‑Silicon Vias) 는 근본적으로 다른 접근 방식을 취합니다. 하나의 거대한 인터포저 대신, 특정 다이 사이에 고속 연결이 필요한 지점에만 아주 작고 국소적인 실리콘 브릿지를 유기 패키지 기판에 직접 내장합니다 . 이는 값비싼 대형 실리콘 기판을 없애 재료비를 절감하고, 최대 120×180mm에 달하는 거대한 패키지(38개 이상의 브릿지 다이와 12개 이상의 레티클 크기 연산 칩렛 통합 가능)를 구성할 수 있게 해줍니다. 패키지 크기가 단일 인터포저의 레티클 한계에 묶이지 않기 때문입니다 .

기존 EMIB 대비 EMIB‑T의 핵심적인 업그레이드는 브릿지 내부에 실리콘 관통 전극(TSV) 을 도입한 것입니다. 기존 EMIB가 브릿지 주변으로 신호를 우회시켰다면, EMIB‑T는 TSV를 통해 브릿지 내부로 신호를 직접 전달합니다. 이는 기존의 외팔보(cantilever) 방식 전력 공급 경로에 비해 저항을 30% 이상 줄여 신호 무결성과 전력 공급 성능을 획기적으로 개선합니다 . 또한 이 기술은 고출력 MIM 커패시터를 통합하여 HBM4급 메모리의 까다로운 전력 공급 요구 사항에 더 잘 대응합니다 .

요약하자면, CoWoS는 통합된 고비용 인터포저를 통해 최대 대역폭을 우선시하는 반면, EMIB‑T는 검증된 양산 수율과 생태계 성숙도를 희생하는 대신 더 모듈화되고 잠재적으로 더 저렴하며 대규모 확장이 가능한 아키텍처를 제공하는 것입니다.

일정: 테이프아웃부터 양산까지

미디어텍의 약속에는 구체적이고 공격적인 일정이 따릅니다. 이 회사는 해당 프로젝트가 2026년 4분기에 테이프아웃(설계 완료)을 목표로 하고 있으며, 대량 양산(MP)은 2027년 4분기에 시작될 예정이라고 밝혔습니다 . 이 일정은 올해 EMIB‑T의 본격적인 생산 팹 가동을 시작하고, 더 넓은 EMIB 기술이 2026년 하반기부터 의미 있는 수익을 창출하기 시작할 것이라는 인텔 자체의 로드맵과도 일치합니다 . 2026년 말의 테이프아웃은 설계 동결의 중대한 이정표 역할을 하며, 이 시점 이후에는 높은 생산량 제조 수율을 달성하기 위한 길고 위험한 여정이 시작됩니다.

분석가의 경고: 수율 격차에 대한 밍치궈의 우려

이 야심 찬 일정 뒤에는 수율(Yield) 이라는 중대한 기술적 위험이 드리우고 있습니다. 저명한 분석가 밍치궈(Ming‑Chi Kuo)는 검증 단계에서 대량 양산으로 넘어가는 전환이 극도로 어려울 것이라고 경고하는 대표적인 신중론자로 떠올랐습니다.

공개된 정보에 따르면, 인텔의 EMIB‑T 공정은 2027년 하반기를 목표로 하는 구글의 차세대 TPU(코드명 "휴머피시(Humufish)" )에서 약 90% 의 기술 검증 수율을 달성했습니다 . 밍치궈는 아직 개발 중인 기술이 90%에 도달한 것을 "매우 긍정적이지만 합리적인 데이터 포인트"라고 평가하면서도, 이것이 상업적으로 생존 가능한 대량 양산에 필요한 약 98% 수율 목표에는 "크게 못 미치는" 수준이라고 강조합니다 .

중요한 점은, 그가 검증 수율과 실제 대량 생산 수율을 엄격히 구분하고 있다는 사실입니다. 휴머피시의 일부 사양이 아직 확정되지 않은 상황에서, 90%라는 수치는 신뢰할 수 있는 생산 예측치라기보다는 제한된 검증 데이터를 나타낼 뿐이라고 그는 지적합니다 . 그의 가장 날카로운 경고는 "90%에서 98%로 가는 것은 프로젝트 시작부터 90%에 도달하는 것보다 더 어렵다"는 것입니다 . 이 마지막 구간은 설계, 공정, 그리고 재료 간의 복잡한 상호작용이 만들어내는 고통스러운 최적화의 연속입니다. 씨티은행(Citibank)의 연구 보고서 역시 TSMC가 성숙하고 지배적인 생태계 덕분에 단기적으로 인텔로부터 받는 경쟁 압력은 미미할 것이라고 분석하며 이 같은 신중한 시각을 뒷받침합니다 .

베일에 싸인 구글과의 연결고리

이 이야기를 더욱 복잡하게 만드는 것은 널리 보도되었지만 공식적으로 확인되지는 않은 미디어텍과 구글의 파트너십입니다. 공급망 소식통들은 미디어텍이 주요 데이터 센터 고객사를 위해 TPU(Tensor Processing Unit)를 포함한 맞춤형 AI ASIC을 설계하고 있으며, 이 고객사가 바로 구글일 가능성이 높다고 일관되게 보도하고 있습니다 . 앞서 언급한 90%의 EMIB‑T 검증 수율이 바로 구글의 차세대 TPU '휴머피시'에서 달성된 것입니다 .

하지만 미디어텍은 공개적으로 구글을 고객사로 밝히기를 거부했으며, 구글 칩에 EMIB 기술을 사용할지 여부에 대한 논평도 거절했습니다 . 이러한 모호함은 미디어텍의 EMIB‑T 독점 계약 발표를 더욱 의미심장하게 만듭니다. 이는 적어도 한 곳의 주요 고객사가 인텔의 패키징 로드맵을 충분히 확신하여 해당 기술 기반의 프로젝트를 승인했음을 시사하며, 이 결정은 포화 상태에 이른 CoWoS 대비 EMIB의 비용 및 생산 능력상의 이점 때문에 내려진 것으로 알려졌습니다 .

이탈이 아닌, 입장의 변화

이번 EMIB‑T 독점 계약은 극적인 전략적 선회입니다. COMPUTEX 발표가 있기 며칠 전까지만 해도, 미디어텍의 공식 입장은 TSMC와 인텔을 모두 지원하는 중립적인 이중 공급자였습니다. 빈스 후(Vince Hu) 수석 부사장은 “우리는 (TSMC의) CoWoS와 (인텔의) EMIB를 모두 지원하는 몇 안 되는 커스텀 실리콘 제공업체 중 하나입니다. 고객이 선택하도록 합니다”라고 말했습니다 .

중립적 입장에서 특정 프로젝트에 대한 독점적 약속으로의 도약은 자신감의 표현인 동시에, 생산 능력을 확보하기 위한 극심한 압박이 작용했음을 보여줍니다. 궁극적으로 이 결정은 완전한 결별이 아닌 실용적인 선택으로 보입니다. 미디어텍은 TSMC와의 깊은 관계를 이어가며, 자사의 차세대 주력 스마트폰 SoC를 TSMC의 N2P 공정에 맞춰 테이프아웃하고 있습니다 . 미디어텍에게 이번 EMIB‑T 도박은 단일 공급업체 병목 현상에 얽매이지 않고 AI 칩이라는 야망을 실현하기 위한 듀얼 트랙 전략입니다. 비록 새로운 패키징 기술을 시장에 안착시키기 위해 엄청난 기술적 위험을 감수해야 한다는 것을 의미할지라도 말입니다.